3nm太貴了，臺(tái)積電要降價(jià)搶客戶

盡管 TSMC 的 N3（3 納米級(jí)）制造工藝系列 在性能和功耗方面帶來了許多優(yōu)勢(shì)，但代工廠初始 N3 節(jié)點(diǎn)的成本非常高，阻礙了廣泛采用。據(jù)報(bào)道，不出所料，有傳言稱該公司準(zhǔn)備降低 3nm 生產(chǎn)的報(bào)價(jià)，以激發(fā)芯片設(shè)計(jì)公司的興趣。 

雖然此時(shí)任何已發(fā)布的臺(tái)積電 N3 報(bào)價(jià)和價(jià)格都應(yīng)被視為謠言，但臺(tái)積電 N3E 工藝的生產(chǎn)成本可能會(huì)低于其最初的 N3。該公司將對(duì)其他 N3 級(jí)節(jié)點(diǎn)（如 N3P、N3S 和 N3X）的生產(chǎn)收取多少費(fèi)用還有待觀察。降低 3nm 生產(chǎn)的價(jià)格將吸引更多客戶到這些節(jié)點(diǎn)，但這不是一蹴而就的事情。 

據(jù)傳，臺(tái)積電最初的 N3 制造技術(shù)（也稱為 N3B）僅供蘋果使用，因?yàn)樵摴臼谴S的最大客戶，愿意率先采用前沿節(jié)點(diǎn)。但是 N3 是一項(xiàng)使用起來很昂貴的技術(shù)。據(jù)報(bào)道稱， N3 廣泛使用了多達(dá) 25 層的極紫外 (EUV) 光刻技術(shù)， 現(xiàn)在每臺(tái) EUV 掃描儀的成本為 1.5 億至 2 億美元，具體取決于配置。為了折舊配備此類生產(chǎn)工具的晶圓廠，臺(tái)積電不得不對(duì)其 N3 工藝和后續(xù)工藝的生產(chǎn)收取更多費(fèi)用。  

有人說，臺(tái)積電每片 N3 晶圓的收費(fèi)可能 高達(dá) 20,000 美元——高于每片 N5 晶圓的 16,000 美元——雖然此類報(bào)價(jià)取決于多種因素，但關(guān)鍵要點(diǎn)是芯片生產(chǎn)的成本越來越高。成本增加意味著 AMD、Broadcom、MediaTek、Nvidia 和 Qualcomm 等公司的利潤(rùn)下降，這就是芯片開發(fā)商正在重新考慮他們?nèi)绾蝿?chuàng)建先進(jìn)設(shè)計(jì)和使用前沿節(jié)點(diǎn)的原因。 

華興資本分析師 Szeho Ng 寫道：“我們相信有意義的 [N3] 提升將在 2023 年下半年，屆時(shí)優(yōu)化版本 N3E 將準(zhǔn)備就緒。” “它在 HPC（即 AMD、英特爾）、智能手機(jī)（即 QCOM、MTK）和 ASIC（即 MRVL、AVGO、GUC）方面的主要客戶可能會(huì)留在 N4/5 并選擇 N3E 作為他們的首次 N3 類嘗試，在我們看來。與此同時(shí)，我們認(rèn)為基準(zhǔn) N3（又名 N3B）的采用將主要限于 Apple 產(chǎn)品?！?nbsp;

據(jù)報(bào)道，為刺激合作伙伴使用其 N3 級(jí)工藝技術(shù)，臺(tái)積電正在考慮降低這些節(jié)點(diǎn)的報(bào)價(jià)。尤其是臺(tái)積電的N3E制程，最多只使用19層EUV，制造復(fù)雜度略低，使用成本較低。臺(tái)積電可以在不損害盈利能力的情況下降低 N3E 生產(chǎn)的報(bào)價(jià)。在SRAM 單元縮放方面， N3E 與 N5 相比優(yōu)勢(shì)為零 ，這意味著與 N3/N3B 上制造的芯片相比，芯片尺寸更大。 

AMD 公開宣布，它計(jì)劃 在 2024 年到期的部分基于 Zen 5 的設(shè)計(jì)中使用 N3 節(jié)點(diǎn)，而 Nvidia 預(yù)計(jì)將在其下一代基于 Blackwell 架構(gòu)的 GPU 中采用 N3，這將在同一時(shí)間段內(nèi)問世。由于成本高昂，N3 級(jí)節(jié)點(diǎn)的采用預(yù)計(jì)將僅限于某些產(chǎn)品——因此降低報(bào)價(jià)可能會(huì)讓芯片設(shè)計(jì)人員重新考慮他們的采用策略。