科研前線 | 散熱成新瓶頸，北大團(tuán)隊(duì)持續(xù)探究CFET自熱效應(yīng)

直擊前線科研動(dòng)態(tài)

盡在芯片揭秘●科研前線

BRP與CFET器件結(jié)構(gòu)等前沿技術(shù)未來(lái)將落地先進(jìn)節(jié)點(diǎn)，結(jié)構(gòu)的改進(jìn)使得集成電路內(nèi)部的自熱效應(yīng)增強(qiáng)，與之相關(guān)的HCI等可靠性問(wèn)題難以忽視。北大杜剛團(tuán)隊(duì)在2021年中的SNW研討會(huì)發(fā)表的CFET自熱效應(yīng)成果基礎(chǔ)上，進(jìn)一步研究了熱串?dāng)_和相關(guān)可靠性問(wèn)題，其研究成果刊載于IEEE TED一月刊。

集成電路先進(jìn)工藝的發(fā)展進(jìn)度日趨放緩，IMEC提出在5nm以下節(jié)點(diǎn)應(yīng)用BPR*技術(shù)，業(yè)界預(yù)測(cè)三星、臺(tái)積電等IC制造商會(huì)在2nm/3nm節(jié)點(diǎn)應(yīng)用；而作為FinFET器件結(jié)構(gòu)繼任者的GAA nanosheet FET也被普遍認(rèn)為在兩次大節(jié)點(diǎn)迭代后會(huì)面臨進(jìn)一步的結(jié)構(gòu)創(chuàng)新，基于“折疊”思路的CFET便是GAA環(huán)柵結(jié)構(gòu)的進(jìn)階版本，該技術(shù)路線已被主要IC制造商接受并納入了研發(fā)規(guī)劃中。

與在二維平面上排布晶體管的傳統(tǒng)CMOS工藝相比，垂直堆疊的CFET結(jié)構(gòu)使標(biāo)準(zhǔn)單元面積減少了50%，而電氣性能沒(méi)有降低，但全三維結(jié)構(gòu)使得其散熱效果不容樂(lè)觀。更有甚者，可能會(huì)造成上下p/nFET之間發(fā)生嚴(yán)重串?dāng)_，從而加劇發(fā)熱問(wèn)題。

集成電路中的SHE（Self-Heating Effects，自熱效應(yīng)）嚴(yán)重影響器件的電氣特性和可靠性，隨著技術(shù)節(jié)點(diǎn)尺度縮小，晶格中聲子邊界散射不斷增強(qiáng)，易生成局部熱點(diǎn)導(dǎo)致晶格溫度升高。隨著工藝引入材料和拓?fù)浣Y(jié)構(gòu)的等微創(chuàng)新，材料內(nèi)部的散熱路徑被極大的限制，增加了設(shè)備之間的熱串?dāng)_。以上種種隨著結(jié)構(gòu)創(chuàng)新而更加嚴(yán)峻的散熱問(wèn)題將對(duì)HCI、BTI、EM電遷移等可靠性問(wèn)題造成巨大挑戰(zhàn)。

北京大學(xué)微納電子學(xué)研究院杜剛團(tuán)隊(duì)在針對(duì)CFET熱效應(yīng)研究課題中針對(duì)上述問(wèn)題進(jìn)行相關(guān)實(shí)驗(yàn)，研究成果以“Self-Heating and Thermal Network Model for Complementary FET”為題發(fā)表于IEEE Transactions on Electron Devices，趙松涵為本文第一作者為，杜剛教授為通訊作者。

*BPR，全稱Buried Power Rail，即在晶體管下方埋入電源線的構(gòu)造（見(jiàn)下方示意圖左，圖源imec）。

*CFET，全稱Complementary Field Effect Transistor，通過(guò)在垂直方向?qū)崿F(xiàn)nFET與pFET堆疊的3D晶體管結(jié)構(gòu)（見(jiàn)下方示意圖右，圖源imec）。

圖為BRP與CFET示意圖

在之前的研究中SNW發(fā)表的成果中，團(tuán)隊(duì)研究了CFET晶體管的熱量分布；本次，研究團(tuán)隊(duì)為模擬CFET的熱行為，通過(guò)定義串?dāng)_系數(shù)評(píng)價(jià)了器件內(nèi)部和器件間的串?dāng)_程度。結(jié)果表明，CFET器件內(nèi)部的熱串?dāng)_是標(biāo)準(zhǔn)CMOS器件的兩倍。

此外，垂直結(jié)構(gòu)使得CFET器件在兩種輸入狀態(tài)下呈現(xiàn)截然不同的散熱路徑，基于CFET的熱運(yùn)動(dòng)特征和必要的高精度快速預(yù)測(cè)設(shè)備的熱特性,團(tuán)隊(duì)提出了一種熱網(wǎng)絡(luò)模型,它可以快速響應(yīng)熱源并實(shí)現(xiàn)陣列級(jí)電路擴(kuò)展。

最后，團(tuán)隊(duì)分析了負(fù)載電容和工作頻率對(duì)自熱的影響，并根據(jù)熱網(wǎng)絡(luò)陣列溫度預(yù)測(cè)了與SHE相關(guān)的可靠性壽命。預(yù)測(cè)結(jié)果表明，CFET的偏溫不穩(wěn)定性(BTI)壽命比標(biāo)準(zhǔn)CMOS器件降低了84%。

CFET結(jié)構(gòu)示意圖與電路圖

器件結(jié)構(gòu)參數(shù)與熱參數(shù)

不同輸入狀態(tài)下的熱分布圖

有/無(wú)SHE影響下的Id-Vg特性曲線

用于反相器鏈溫度預(yù)測(cè)的陣列級(jí)熱網(wǎng)

北大微電子團(tuán)隊(duì)在CFET器件自熱效應(yīng)研究上不斷拓展，在熱特性與可靠性評(píng)估模型建立寄出上，進(jìn)一步量化測(cè)試了CFET自熱效應(yīng)，探究了先進(jìn)工藝創(chuàng)新和器件結(jié)構(gòu)升級(jí)過(guò)程會(huì)出現(xiàn)的熱效應(yīng)和可靠性問(wèn)題，為CFET工藝的先導(dǎo)研究提供了更多地前沿技術(shù)基礎(chǔ)。

杜剛教授，北京大學(xué)微納電子學(xué)研究院教授，目前主要從事納米尺度集成電路自熱效應(yīng)及可靠性、3D NAND存儲(chǔ)陣列器件及電路可靠性以及納米新器件中的輸運(yùn)現(xiàn)象，建立了新材料三維全能代MC器件模擬平臺(tái)等器件模擬工具。

杜剛教授作為骨干人員先后參加多項(xiàng)國(guó)家973子項(xiàng)目、863項(xiàng)目、國(guó)家自然科學(xué)基金項(xiàng)目，負(fù)責(zé)一項(xiàng)國(guó)家自然科學(xué)基金科研項(xiàng)目。在器件模型模擬領(lǐng)域取得了大量創(chuàng)新成果，在國(guó)內(nèi)外期刊和國(guó)際會(huì)議上發(fā)表論文200余篇。

北京大學(xué)微電子學(xué)研究院，是我國(guó)高水平微電子科學(xué)技術(shù)研究基地和微電子人才培養(yǎng)基地，研究院緣起上世紀(jì)五十年代由著名物理學(xué)家黃昆院士領(lǐng)導(dǎo)的在北京大學(xué)物理系創(chuàng)建的我國(guó)第一個(gè)半導(dǎo)體專業(yè)。在我國(guó)著名的微電子學(xué)家王陽(yáng)元院士、黃如院士的領(lǐng)導(dǎo)下，北京大學(xué)微納電子學(xué)科為我國(guó)微電子產(chǎn)業(yè)培養(yǎng)了大批優(yōu)秀人才，是我國(guó)培養(yǎng)高水平微電子人才的一個(gè)重要基地，是國(guó)家和學(xué)校大力支持和發(fā)展的重點(diǎn)學(xué)科。

北京大學(xué)微納電子學(xué)系下設(shè)5個(gè)研究所/中心和3個(gè)實(shí)驗(yàn)室：新器件及集成技術(shù)研究所（ULSI）、集成電路與系統(tǒng)設(shè)計(jì)研究所(SOC)、集成微納系統(tǒng)研究所(MEMS)、寬禁帶半導(dǎo)體研究中心、射頻與太赫茲集成技術(shù)研究中心，以及IC CAE（EDA）實(shí)驗(yàn)室、工藝實(shí)驗(yàn)室和測(cè)試實(shí)驗(yàn)室。科學(xué)研究和人才培養(yǎng)在基礎(chǔ)研究、關(guān)鍵技術(shù)、應(yīng)用開(kāi)發(fā)3個(gè)層面上展開(kāi)，已經(jīng)取得了一系列具有國(guó)際先進(jìn)水平的科研成果。