PCIe重磅公布:用CopprLink 取代 OCuLink?
PCI SIG 本周表示,它正在開發(fā) PCIe 5.0 和PCIe 6.0接口的布線規(guī)范,數據傳輸速率為 32 GT/s 和 64 GT/s。新的電纜規(guī)格將于 2024 年第一季度發(fā)布,并將命名為 CopprLink,可能是為了避免與現有OCuLink電纜混淆,并強調其銅質特性。
CopprLink 5.0 和 6.0 規(guī)范專為數據中心和服務器而設計。它們旨在連接主板到背板、卡到背板、主板到擴展卡(例如加速器)、機架到機架、機架內的板到板,甚至 PCIe 5.0 (32 GT/s) 和 PCIe 的芯片到芯片6.0 (64 GT/s) 速度。其目的是為印刷電路板上典型 PCIe 鏈路效率低下或由于某種原因無法建立的情況提供一些額外的靈活性。上述情況不包括長距離連接,因此我們這里討論的可能是幾十厘米。

由于噪聲和信號丟失,通過電纜以 32 GT/s 或 64 GT/s 的速度運行數據是一項艱巨的任務,但在許多情況下,電纜的使用是不可避免的,這就是業(yè)界開發(fā) CopprLink 的原因。值得注意的是,PCI SIG 僅提及數據中心級應用,并未提及客戶端 PC 或汽車應用。也許,CopprLink 最終也會被這些應用采用(因為為什么不呢?),但目前 PCI SIG 還沒有提及它們。
關于 CopprLink 需要注意的另一件事是,該名稱暗示銅纜,而不是光纖互連,這是 PCI SIG 正在開發(fā)的另一個規(guī)范。也就是說,我們不能排除這樣的可能性:如果有需要并且光學 PCIe 規(guī)范尚未準備好,那么在某些時候有人會構建具有光學互連的 CopprLink 以實現更遠距離的連接。
PCIe 接口的普及需要不斷的發(fā)展,不僅是標準本身,還包括其布線規(guī)范。有用于消費類應用的基于 PCIe 協(xié)議的 Thunderbolt 和 USB4 技術,還有用于服務器和工作站的內部和外部 PCIe 3.0 和 PCIe 4.0 電纜連接的 OCuLink。CopprLink 是成熟的基于 PCIe 的互連系列的自然補充。
其實關于CopprLink ,PCI-SIG并沒有披露太多,但很多人認為,CopprLink 可能與帶寬改進和數據傳輸有關,而不一定用于供電,但它確實引起了人們對 12VHPWR 電纜或連接器的潛在繼任者可能是什么樣子的好奇。

從相關報道我們可以看到,OCuLink 是內部/外部 PCI 電纜技術的名稱,其規(guī)范涵蓋電信號方法(名稱的 Cu 部分,即銅)和光學版本(當然是 O 位)。它支持 PCIe 4.0,并使用多達八個通道來傳輸數據,但規(guī)范不包括電力傳輸。
盡管該公告沒有直接說明這一點,但我認為可以肯定地假設 CopprLink 將僅用于 PCIe 5.0 和 6.0 布線,而最適合這些的市場是 HPC 市場。不過,我認為它還有空間用于未來的項目,例如GDP G1)和最近的OneXGPU。
該單元配有一個外部 GPU、一個 M.2 SSD 和大量 IO 端口。一次性使用所有這些功能受到我們此類系統(tǒng)當前選項的極大限制,例如 USB4 Gen 2 或 OCuLink。簡而言之,它們無法提供足夠的帶寬來防止 GPU+SSD+IO 受到性能限制。
不過,具有 8 個 PCIe 5.0 通道的電纜應該具有足夠的帶寬,如果它還可以供電,那么這將是擴展筆記本電腦或手持設備功能的好方法。實現這一點有多容易完全是另一回事,因為 PCIe 5.0 在 PC 領域仍然相當新。
在PCI-SIG 網站上,它表明 PCIe 5.0 和 6.0 的 CopprLink 內部電纜規(guī)范仍處于草案階段,v0.9 的審核期將于 2024 年 2 月結束。我們可能很快就會聽到更多相關信息,如果 SC23 的一些與會者提到了什么,但我懷疑需要一段時間才能發(fā)布更多細節(jié)。
來源:芯極速
b-End-
*博客內容為網友個人發(fā)布,僅代表博主個人觀點,如有侵權請聯系工作人員刪除。