博客專欄

EEPW首頁(yè) > 博客 > 芯瑞微先進(jìn)封裝設(shè)計(jì)總工馮毅:Chiplet設(shè)計(jì)中多物理場(chǎng)仿真的挑戰(zhàn)|公開(kāi)課預(yù)告

芯瑞微先進(jìn)封裝設(shè)計(jì)總工馮毅:Chiplet設(shè)計(jì)中多物理場(chǎng)仿真的挑戰(zhàn)|公開(kāi)課預(yù)告

發(fā)布人:芯東西 時(shí)間:2023-11-24 來(lái)源:工程師 發(fā)布文章

今年9月起,智東西公開(kāi)課品牌全新升級(jí)為智猩猩。智猩猩定位硬科技講解與服務(wù)平臺(tái),提供公開(kāi)課、在線研討會(huì)、講座、峰會(huì)等線上線下產(chǎn)品。


去年12月,智猩猩IC與算力教研組策劃推出「Chiplet技術(shù)公開(kāi)課」,中科院計(jì)算所互連技術(shù)實(shí)驗(yàn)室主任郝沁汾、奎芯科技副總裁王曉陽(yáng)、芯動(dòng)科技技術(shù)總監(jiān)高專、芯礪智能產(chǎn)品市場(chǎng)副總裁屠英浩、奇普樂(lè)CEO許榮峰5位技術(shù)專家,分別以《中國(guó)原生Chiplet技術(shù)標(biāo)準(zhǔn)發(fā)展之路》、《面向UCIe標(biāo)準(zhǔn)的Chiplet接口IP設(shè)計(jì)》、《跨工藝、跨封裝的Chiplet多芯粒互連挑戰(zhàn)與實(shí)現(xiàn)》、《Chiplet在汽車大算力芯片設(shè)計(jì)中的優(yōu)勢(shì)與前景》、《Chiplet理念下的芯片設(shè)計(jì)新生態(tài)探索》為主題進(jìn)行了直播講解,累計(jì)收看人次17000+。錯(cuò)過(guò)直播的朋友可以點(diǎn)擊底部【閱讀原文】收看完整回放。


11月28日19:30,「Chiplet技術(shù)公開(kāi)課」第6講將開(kāi)講,由芯瑞微先進(jìn)封裝設(shè)計(jì)總工馮毅主講,主題為《Chiplet設(shè)計(jì)中多物理場(chǎng)仿真的挑戰(zhàn)》。


Chiplet技術(shù)因其具有提升良率、突破光罩極限、芯片架構(gòu)靈活等優(yōu)點(diǎn),受到了產(chǎn)業(yè)界和學(xué)術(shù)界的廣泛關(guān)注。而Chiplet的諸多優(yōu)勢(shì)要依靠先進(jìn)封裝來(lái)實(shí)現(xiàn),與之密切相關(guān)的多物理場(chǎng)仿真的重要性日益顯著。


Chiplet中每顆芯粒間需要高密度的互連,才能實(shí)現(xiàn)高速的傳輸,這樣就使得整個(gè)芯片的熱分析復(fù)雜化,因?yàn)槊恳粋€(gè)芯粒上的熱點(diǎn)都會(huì)影響到相鄰區(qū)域的熱分布,同樣的情況還出現(xiàn)在電、磁、力、流體分析上。當(dāng)多個(gè)芯粒被集成一體時(shí),芯片封裝內(nèi)部的電、磁、熱、力、流體密度快速提升,對(duì)物理場(chǎng)仿真的精度、效率都提出了更高的要求和挑戰(zhàn)。


芯瑞微自主研發(fā)的多物理場(chǎng)仿真平臺(tái),依靠快速預(yù)估方法,實(shí)現(xiàn)了在系統(tǒng)設(shè)計(jì)時(shí)對(duì)信號(hào)完整性、電源完整性、熱與散熱的快速分析,并提供最優(yōu)的成本選擇方案。芯瑞微在一個(gè)平臺(tái)下將電磁、電熱、應(yīng)力、流體等各個(gè)功能模塊有機(jī)融合,同時(shí)解決了Chiplet設(shè)計(jì)中的電、磁、熱和應(yīng)力仿真等需求,客戶不需要來(lái)回切換單個(gè)工具,減少學(xué)習(xí)成本,大幅縮短開(kāi)發(fā)時(shí)間。


此次公開(kāi)課,馮毅老師首先會(huì)介紹芯片封裝的發(fā)展趨勢(shì),并對(duì)Chiplet先進(jìn)封裝工藝技術(shù)及難點(diǎn)進(jìn)行分析。之后,馮毅老師將著重講解Chiplet設(shè)計(jì)與仿真技術(shù),以及設(shè)計(jì)中面臨的多物理場(chǎng)仿真挑戰(zhàn)。



第六講信息


 主 題 

《Chiplet設(shè)計(jì)中多物理場(chǎng)仿真的挑戰(zhàn)》

 提 綱 


1、芯片封裝的發(fā)展趨勢(shì)

2、Chiplet先進(jìn)封裝工藝技術(shù)及難點(diǎn)

3、Chiplet設(shè)計(jì)與仿真

4、Chiplet設(shè)計(jì)中多物理場(chǎng)仿真的挑戰(zhàn)


 主 講 人 


馮毅,芯瑞微電子先進(jìn)封裝設(shè)計(jì)總工,從事封裝設(shè)計(jì)一站式的工作將近 10 年,為數(shù)十家著名國(guó)企央企、科研單位提供了芯片封裝測(cè)試解決方案。從小尺寸 SIP到大尺寸 FCBGA,從平鋪 FCBGA 到 2.5D/3D 的 chiplet,從設(shè)計(jì)到項(xiàng)目管理,從客戶需求到產(chǎn)品交付,從樣品到批量,幫客戶解決了模組快速迭代應(yīng)用、高集成度模組的散熱以及信號(hào)完整性等問(wèn)題。


 直 播 時(shí) 間 


11月28日19:30-20:30


報(bào)名方式


對(duì)此次公開(kāi)課感興趣的朋友,可以掃描下方二維碼添加小助手艾米進(jìn)行報(bào)名。已經(jīng)添加艾米的老朋友,可以給艾米私信,發(fā)送“Chiplet06”即可報(bào)名。


同時(shí)為了便于交流,針對(duì)「Chiplet技術(shù)公開(kāi)課」還將設(shè)置交流群,并邀請(qǐng)主講人入群。想要加入交流群與主講人認(rèn)識(shí)的朋友,也可以添加艾米進(jìn)行申請(qǐng)。



*博客內(nèi)容為網(wǎng)友個(gè)人發(fā)布,僅代表博主個(gè)人觀點(diǎn),如有侵權(quán)請(qǐng)聯(lián)系工作人員刪除。



關(guān)鍵詞: 芯瑞微

技術(shù)專區(qū)

關(guān)閉