Altera發(fā)布28-nm Stratix V FPGA系列

Stratix V FPGA突破帶寬瓶頸，同時降低了系統(tǒng)功耗和成本

2010年4月20號，北京——Altera公司(NASDAQ: ALTR)今天發(fā)布業(yè)界帶寬最大的FPGA——下一代28-nm Stratix® V FPGA。Stratix V FPGA具有1.6 Tbps串行交換能力，采用各種創(chuàng)新技術(shù)和前沿28-nm工藝，降低了寬帶應(yīng)用的成本和功耗。

Stratix V FPGA系列采用TSMC 28-nm高性能(HP)工藝進行制造，提供110萬邏輯單元(LE)、53-Mbits嵌入式存儲器、3,680個18x18乘法器，以及工作在業(yè)界最高速率28 Gbps的集成收發(fā)器。器件還采用了業(yè)界最高級的專用硬核知識產(chǎn)權(quán)(IP)，提高了系統(tǒng)集成度和性能，而沒有成本和功耗代價。該系列包括四種型號產(chǎn)品，滿足了無線/固網(wǎng)通信、軍事、廣播、計算機和存儲、測試和醫(yī)療市場的多種應(yīng)用需求。這些型號產(chǎn)品包括：
• Stratix V GT FPGA——業(yè)界唯一面向100G以上系統(tǒng)，集成28-Gbps收發(fā)器的FPGA。
• Stratix V GX FPGA——支持多種應(yīng)用的600-Mbps至12.5-Gbps收發(fā)器。
• Stratix V GS FPGA——600-Mbps至12.5-Gbps收發(fā)器，適用于高性能數(shù)字信號處理(DSP)應(yīng)用。
• Stratix V E FPGA——適用于ASIC原型開發(fā)和仿真以及高性能計算應(yīng)用的高密度FPGA。

Altera公司產(chǎn)品和企業(yè)市場副總裁Vince Hu評論說：“我們第五代Stratix系列創(chuàng)新技術(shù)極大的提高了高端器件的密度和I/O性能，進一步鞏固了FPGA相對于ASIC和ASSP的競爭優(yōu)勢。Altera一直致力于解決提高帶寬，同時滿足設(shè)計成本和功耗要求這一難題。從內(nèi)核到I/O，我們研究了Stratix V FPGA的所有指標，確保該器件具有最佳性能、密度和集成度。”

Stratix V FPGA：為帶寬而打造
Stratix V GX和Stratix V GS FPGA含有66個高性能、低功耗12.5 Gbps收發(fā)器。Stratix V FPGA支持多種3G、6G和10G協(xié)議以及電氣標準，滿足兼容性要求，例如，10G/40G/100G、Interlaken和PCI Express® (PCIe®) Gen 3、Gen2、Gen 1。該器件還支持與10G背板(10GBASE-KR)和光模塊的直接鏈接。Stratix V GT FPGA的28-Gbps收發(fā)器設(shè)計用于滿足CEI-28G規(guī)范。28-Gbps收發(fā)器每通道功耗只有200 mW，大幅度降低了系統(tǒng)單位帶寬功耗。

除了收發(fā)器帶寬，Stratix V FPGA還包括一個7 x 72位1,600-Mbps DDR3存儲器接口，以及所有I/O上的1.6 Gbps LVDS通道。

Altera對Stratix V FPGA內(nèi)核體系結(jié)構(gòu)進行了改進，提高了面積和邏輯效率以及系統(tǒng)性能，包括：
• 新的自適應(yīng)邏輯模塊(ALM)體系結(jié)構(gòu)——在最大的器件中額外增加了800K寄存器，提高了邏輯效率。ALM體系結(jié)構(gòu)適用于需要大量流水線和寄存器的設(shè)計。
• 含有M20K模塊的增強嵌入式存儲器結(jié)構(gòu)——提高了面積效率，性能更好。
• 業(yè)界第一款精度可變DSP模塊——實現(xiàn)了效率最高、性能最好的多精度DSP數(shù)據(jù)通路。
• 用戶友好的部分重新配置功能——設(shè)計人員可以重新配置部分FPGA，而其他部分仍然正常運行。
如果需要了解Stratix V FPGA體系結(jié)構(gòu)的詳細信息，請訪問：http://www.altera.com/stratix5。

 
Stratix V FPGA在所有FPGA中實現(xiàn)了集成度最高的硬核IP，提高了器件性能，沒有功耗或者成本代價。器件增強功能包括PCIe Gen3, Gen2, Gen1、40G/100G以太網(wǎng)、CPRI/OBSAI、Interlaken、Serial RapidIO® (SRIO) 2.0和萬兆以太網(wǎng)(GbE) 10GBASE-R。增強了讀/寫通路的存儲器接口包括DDR3、RLDRAM II和QDR II+。

正如Altera在今年早些時候發(fā)布的28-nm FPGA創(chuàng)新技術(shù)，Stratix V FPGA采用了公司的嵌入式HardCopy模塊。這一獨特的方法使Altera能夠迅速改變FPGA中的增強功能，在三到六個月內(nèi)完成專用器件型號的開發(fā)。嵌入式HardCopy模塊為用戶提供了700K等價LE，與軟核邏輯實現(xiàn)相比，功耗降低了65％。

過渡到HardCopy ASIC的途徑
Altera還為Stratix V FPGA用戶提供HardCopy V ASIC器件，幫助他們以較低的風(fēng)險和成本過渡到ASIC產(chǎn)品。公司將盡快提供HardCopy V ASIC的詳細信息。

供貨信息
Altera預(yù)計于2011年第一季度開始發(fā)售Stratix V FPGA樣片。2010年第二季度推出的Quartus® II 10.0軟件將為Stratix V FPGA提供支持。關(guān)于Altera高性能FPGA系列的詳細信息，請聯(lián)系您當?shù)氐腁ltera銷售代表，或者訪問http://www.altera.com/stratix5。

系列白皮書、視頻和技術(shù)文檔重點介紹了Stratix V FPGA怎樣幫助您解決目前最難的設(shè)計挑戰(zhàn)，您可以在Altera網(wǎng)站上獲得這些資料。如果需要這些資料以及Stratix V FPGA的各種其他信息，請訪問http://www.altera.com/stratix5。

Altera簡介
Altera®的可編程解決方案幫助系統(tǒng)和半導(dǎo)體公司快速高效地實現(xiàn)創(chuàng)新，突出產(chǎn)品優(yōu)勢，贏得市場競爭。請訪問www.altera.com，或者www.altera.com.cn，了解Altera  FPGA、CPLD和ASIC的詳細信息。請通過Facebook、RSS或者Twitter及時了解來自Altera的信息。
###
Altera、Altera標識以及所有其他被認定是商標的字詞，除非另有說明，均在美國專利和商標事務(wù)所進行了注冊，是Altera公司在美國和其他國家的商標。PCI Express和PCIe 是PCI-SIG的注冊商標。所有其他產(chǎn)品或者服務(wù)名稱的所有權(quán)屬于其各自持有人。

本新聞發(fā)布稿的“前瞻性陳述”涉及到Stratix V FPGA的樣片發(fā)售和軟件支持，這符合1995年私有安全起訴改革法案所規(guī)定的免責(zé)條款。請投資者注意，前瞻性陳述具有一定的風(fēng)險性和不確定性，可能導(dǎo)致實際結(jié)果不同于當前預(yù)測，包括不受限制的依賴于產(chǎn)品開發(fā)計劃，軟件和其他開發(fā)工具的設(shè)計性能，Altera和第三方的開發(fā)技術(shù)、生產(chǎn)能力，以及Altera安全和交流委員會檔案中討論的其他風(fēng)險等，Altera網(wǎng)站上提供檔案副本，也可以從公司免費獲得該副本。