聯(lián)電：明年試產28nm工藝3D堆疊芯片

　　據(jù)悉，臺灣代工廠聯(lián)電(UMC)計劃于2011年年中開始，使用28nm新工藝試產3D立體堆疊式芯片，并于2012年批量投產。

　　聯(lián)電CEO孫世偉(Shih-Wei Sun)表示，這種3D堆疊芯片使用了硅通孔(TSV)技術，是聯(lián)電與日本爾必達、臺灣力成科技(PTI)共同研發(fā)完成的。這次三方合作匯聚了聯(lián)電的制造技術、爾必達的內存技術和力成的封裝技術，并在3D IC方案中整合了邏輯電路和DRAM。

　　孫世偉指出，客戶需要3D-IC TSV方案用于下一代CMOS圖像傳感器、MEMS芯片、功率放大器和其他設備，而使用TSV技術整合邏輯電路和DRAM能夠滿足IT產業(yè)和消費電子產品發(fā)展所需要的更強性能、更高集成度。

　　他強調說，聯(lián)電與爾必達、力成的合作將給客戶帶來一套完整的解決方案，包括邏輯電路和DRAM界面設計、TSV構成、晶圓研磨薄化與測試、芯片堆疊封裝。

　　爾必達CEO兼總裁阪本幸雄(Yukio Sakamoto)透露，他們利用TSV技術開發(fā)出了8Gb DRAM芯片，能在邏輯電路和DRAM設備之間提供大量I/O連接，顯著提高數(shù)據(jù)傳輸率、降低功耗。

　　力成董事長DK Tsai則補充說，他們已經與爾必達就TSV技術探討了兩年之久。