新聞中心

EEPW首頁 > 嵌入式系統(tǒng) > 新品快遞 > 賽靈思發(fā)布ISE12.2強化部分可重配置FPGA技術(shù)

賽靈思發(fā)布ISE12.2強化部分可重配置FPGA技術(shù)

作者: 時間:2010-07-29 來源:電子產(chǎn)品世界 收藏

  全球可編程平臺領(lǐng)導(dǎo)廠商賽靈思公司(, Inc. (NASDAQ:XLNX) )今天宣布推出其第四代部分可重配置設(shè)計流程,以及智能時鐘門控技術(shù)的多項全新強化方案,可針對Virtex™®-6 設(shè)計中BRAM(block-RAM)降低24%的動態(tài)功耗。設(shè)計人員即日起即可下載設(shè)計套件,利用其簡便易用、直觀的部分可重配置設(shè)計流程,進一步降低功耗和整體系統(tǒng)成本。同時,最新推出的ISE版本還可提供一項低成本仿真方案, 支持嵌入式設(shè)計流程。

本文引用地址:http://m.butianyuan.cn/article/111305.htm

  賽靈思 ISE 設(shè)計套件高級市場營銷總監(jiān) Tom Feist 指出:“由于系統(tǒng)日趨復(fù)雜,如今的設(shè)計人員往往需要以更少的資源實現(xiàn)更高的目標,而的可配置能力加上其固有的可編程性,使其成為設(shè)計人員的一項重要資產(chǎn)。賽靈思一直以來就支持部分可重配置功能,并且具備現(xiàn)場編程和重編程的高度靈活性。在成本、開發(fā)板容量及功耗均面臨嚴苛限制的今天,行業(yè)需要更高效更經(jīng)濟的設(shè)計方案在競爭中取得優(yōu)勢,這就是為什么賽靈思一直致力于讓設(shè)計流程更加容易的重要因素。”

  部分可重配置技術(shù)具備可即時調(diào)整的高度靈活性,可以大幅擴充單一FPGA的容量。在器件運行中,設(shè)計人員可對FPGA某些區(qū)域進行重新編程,藉此加入新的功能,而器件其余部分正在運行的應(yīng)用則完全不會受到任何影響。例如,用戶開發(fā)無線光傳輸網(wǎng)絡(luò)方案,少用30-45%的資源就可以實現(xiàn)多端口多路復(fù)用器/轉(zhuǎn)發(fā)器的功能,而軟件無線電(SDR)解決方案可以在不干擾其他波形繼續(xù)運行的同時動態(tài)交換通信波形,而且也無需改用更大或是額外的器件。部分可重配置技術(shù)還可以幫助設(shè)計人員有效的管理功耗,當系統(tǒng)無需在最高性能運行時,可以使用低能耗的方式來替代高能耗功能運行。

  賽靈思采用更直觀的設(shè)計流程以及界面,使其第四代部分可重配置技術(shù)更加易于使用。其中包括一個經(jīng)進一步改進的時序約束和時序分析流程,自動插入代理邏輯以橋接靜態(tài)和可重配置部分,并具備完整的設(shè)計時序收斂和仿真功能。ISE12 使得設(shè)計人員可以應(yīng)用Virtex-4, Virtex-5 和Virtex-6器件,實現(xiàn)各種部分可重配置應(yīng)用。

  針對降低BRAM功耗,時鐘門控技術(shù)不斷創(chuàng)新,為幫助客戶使其設(shè)計的功耗更有效率,通過2009年夏季對PwrLite公司的收購,賽靈思增強了其智能時鐘門控技術(shù),降低BRAM動態(tài)功耗。通過一系列獨特的算法,ISE可以自動中斷不必要的邏輯活動,這些不必要的邏輯活動正是引起耗電的關(guān)鍵因素。通過在綜合過后而非在RTL層實現(xiàn)功耗優(yōu)化,ISE可以降低多達30%的整體動態(tài)功耗。從設(shè)計套件開始,智能時鐘門控優(yōu)化也將在簡單或雙端口模式下,降低專用RAM模塊的功耗。這些模塊提供了幾種啟動模式,包括:陣列啟動,寫入啟動,以及輸出時鐘寄存器啟動。大多數(shù)的功耗節(jié)約都來自陣列啟動模式。ISE是唯一可以提供集成于布局布線算法中的細分化時鐘門控優(yōu)化FPGA工具套件,更多信息,請參考賽靈思白皮書(WP370):用時鐘控制門技術(shù)降低開關(guān)功耗 。

  針對嵌入式設(shè)計提供的仿真支持

  ISE Simulator (ISim)現(xiàn)在已可通過賽靈思 XPS( Platform Studio)和項目導(dǎo)航 (Project Navigator) 工具支持嵌入式設(shè)計流程,可以讓嵌入式開發(fā)人員享受到集成在ISE設(shè)計套件中的混合語言(VHDL和Verilog)仿真器的優(yōu)勢。

新版本的ISim具備許多強化生產(chǎn)力的新功能,包括自動檢測,以及用于編輯及查看功能的設(shè)計存儲列表。新的存儲編譯器 (Memory Editor)可以幫助設(shè)計人員運用圖形化方式查看各種假設(shè)(What-if)情景,而不用重新編譯設(shè)計就能強制設(shè)定一個信號內(nèi)的某個值或者模板。ISE12還可以讓設(shè)計人員能夠從波形檢視器中瀏覽HDL源碼。

 

  立即啟動設(shè)計

  ISE 12設(shè)計套件目前正分階段推出,其中面向 Virtex-6 FPGA 設(shè)計的智能時鐘門控技術(shù)已隨5月4日發(fā)布的12.1版本推出;面向 Virtex-6 FPGA 設(shè)計的部分可重配置技術(shù)隨12.2 版本推出;而 對AXI4 IP 的支持將隨 12.3 版本推出。ISE 12 套件可與 Aldec、Cadence Design Systems、Mentor Graphics 以及 Synopsys等公司推出的最新仿真和綜合軟件協(xié)同工作。

  此外,相對于前版而言,ISE 12 版軟件的邏輯綜合平均速度提升2倍,大型設(shè)計實施運行速度加快1.3倍,同時強化了嵌入式設(shè)計的方法。



關(guān)鍵詞: Xilinx FPGA ISE12.2

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉