新聞中心

EEPW首頁 > EDA/PCB > 業(yè)界動態(tài) > 硅CMOS技術(shù)可擴展到10nm以下

硅CMOS技術(shù)可擴展到10nm以下

—— 半導體制造技術(shù)國際會議三星展望未來
作者: 時間:2010-12-14 來源:中國IC網(wǎng) 收藏

  “硅技術(shù)完全可以擴展至以下。如果能夠充分導入三維NAND閃存技術(shù)、可變電阻式存儲器(ReRAM)以及EUV曝光技術(shù)等新構(gòu)造、新材料和新工藝,硅技術(shù)將繼續(xù)保持其主導地位”。

本文引用地址:http://m.butianyuan.cn/article/115473.htm

  半導體制造技術(shù)國際會議“2010 IEEE InternatiONal Electron Devices Meeting(IEDM 2010)”于2010年12月6日在美國舊金山開幕,韓國三星尖端技術(shù)研究所(SAMSung Advanced Institute of Technology,SAIT)所長Kinam Kim在整場演講中率先上臺,充滿自信地發(fā)表了本文開篇那番話。

  在DRAM和NAND閃存等方面,目前正在探討伴隨制造技術(shù)微細化而出現(xiàn)的多種技術(shù)課題。Kim呼吁與會人士必須勇敢面對這些課題,并在今后通過導入多種新技術(shù)來加以克服。

  在不少人認為難以微細化至20nm以下工藝的DRAM方面,Kim表示2010~2015年,在4F2構(gòu)造存儲器單元、硅貫通電極(TSV)以及DRAM芯片上集成光輸入輸出電路等將取得進展。并預計接下來在2020年以后,通過自旋存儲器(Spin-Based Memory)技術(shù)的實用化,大容量隨機存儲器將繼續(xù)取得進步。

  在有人認為現(xiàn)有浮柵構(gòu)造同樣會在20nm工藝前后出現(xiàn)微細化極限的NAND閃存方面,Kim介紹了旨在打破極限的技術(shù)開發(fā)工作。首先,要想實現(xiàn)相當于20nm以下工藝的高集成化,就必須導入三維單元積層技術(shù)。Kim表示,由此“可以利用舊幾代的制造技術(shù),實現(xiàn)與普通二維單元微細化至以下工藝范圍時相當?shù)母呒啥?rdquo;。

  Kim指出,2015年以后作為三維NAND閃存的后續(xù)產(chǎn)品,主角將有可能轉(zhuǎn)為采用氧化物材料等的新型非易失性存儲器。Kim高度評價了ReRAM的前景,認為“后NAND閃存的最有力候補是ReRAM。另外,在新一代通用存儲器(Universal Mmemory)中最有希望的估計還是ReRAM”。



關(guān)鍵詞: CMOS 10nm

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉