新聞中心

EEPW首頁 > EDA/PCB > 業(yè)界動態(tài) > 宏力半導體成功開發(fā)MCU代工技術(shù)

宏力半導體成功開發(fā)MCU代工技術(shù)

—— 涵蓋高端及低端應用平臺的工藝制程均已經(jīng)成功量產(chǎn)
作者: 時間:2011-03-28 來源:SEMI 收藏

  專注于差異化技術(shù)的半導體制造一直是的公司戰(zhàn)略方向。近日宏力宣布其專為微控制器()開發(fā)的涵蓋高端及低端應用平臺的工藝制程均已經(jīng)成功量產(chǎn),包括低本高效的OTP ,高性能的eFlash (嵌入式閃存)以及EEPROM制程平臺。

本文引用地址:http://m.butianyuan.cn/article/118121.htm

  低本高效的OTP技術(shù)平臺是基于自身的0.18微米邏輯制程,結(jié)合了來自宏力戰(zhàn)略伙伴eMemory的第OTP。該解決方案僅需14個光罩層,比傳統(tǒng)的0.35微米OTP至少減少了5個光罩層,創(chuàng)造了工藝最低光罩層總數(shù)的行業(yè)紀錄。用STI (淺槽隔離)代替LOCOS (局部場氧化),并按照0.18微米后端制程的設(shè)計規(guī)則,使芯片的尺寸與標準的0.35微米或0.5微米OTP產(chǎn)品相比縮小30%以上。另外,宏力還提供一整系列的單元庫來簡化客戶的設(shè)計并縮短產(chǎn)品上市的時間。至今為止已經(jīng)有20多件產(chǎn)品在宏力投入量產(chǎn)。

  對于高性能的MCU產(chǎn)品,需要高擦寫次數(shù)的非揮發(fā)性記憶體,就此宏力提供搭配不同邏輯特性的嵌入式閃存制程平臺,支持通用,低功耗,以及超低漏電的邏輯電路設(shè)計使得客戶可以針對MCU的具體應用來選擇適合的工藝,以更好的設(shè)計高速以及低功耗的產(chǎn)品。這些嵌入式閃存制程結(jié)合了其基于SST SuperFlash? (1)上已經(jīng)量產(chǎn)的自對準分柵閃存技術(shù)和自身的邏輯技術(shù),覆蓋了從0.13微米到0.18微米的技術(shù)節(jié)點。其閃存記憶單元只有0.38平方微米,對于0.18微米技術(shù)節(jié)點而言已是行業(yè)中的最小單元尺寸,同時還可重復擦寫10萬次以上。

  在提供標準Triple-gate嵌入式閃存制程的同時,也提供低成本高效率的Dual-gate方案。Dual-gate嵌入式閃存制程的光罩層數(shù)較少,3.3/12V只需22層,而1.8/12V在25層以下。對于客戶擔心的I/O,以及模擬IP,宏力半導體也可以提供相應的解決方案。

  此外,宏力還提供EEPROM技術(shù)以支持更高擦寫次數(shù)要求的MCU產(chǎn)品以及銀行卡,市民卡等應用。宏力的技術(shù)解決方案將幫助我們的客戶迅速在MCU市場中獲得更大的份額。”



關(guān)鍵詞: 宏力半導體 MCU

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉