萊迪思參考設(shè)計(jì)實(shí)現(xiàn)了圖像信號(hào)處理器與APTINA HiSPi CMOS傳感器的連接

　　萊迪思半導(dǎo)體公司今日宣布全面支持使用LatticeXP2TM FPGA的Aptina的高速串行像素接口(HiSPi)。LatticeXP2 HiSPi橋參考設(shè)計(jì)實(shí)現(xiàn)了任意帶有傳統(tǒng)CMOS并行總線的圖像信號(hào)處理器(ISP)與Aptina HiSPi CMOS傳感器的連接。HiSPi橋解決方案是使用更高分辨率和更高的幀速率的CMOS傳感器的理想選擇，如安防攝像、汽車(chē)應(yīng)用、高端消費(fèi)攝像和其他攝像應(yīng)用等。

　　Aptina公司高級(jí)行業(yè)/業(yè)務(wù)拓展部經(jīng)理，Cliff Cheng說(shuō)道，“這是繼廣受歡迎的采用Aptina MT9M024傳感器的HDR-60攝像機(jī)開(kāi)發(fā)套件后，我們和萊迪思第二次成功合作的項(xiàng)目。我們很高興能與萊迪思再次合作。這款新的基于LatticeXP2 FPGA的HiSPi橋芯片對(duì)于希望采用Aptina的高分辨率、高性能圖像傳感器的客戶而言是非常有用的。”

　　免費(fèi)的HiSPi橋參考設(shè)計(jì)支持所有Aptina HiSPi模式的規(guī)范，并可從www.latticesemi.com/sensorbridge查閱。用戶可以下載任何通用的HiSPi接口設(shè)計(jì)，或使用HiSPi配置工具來(lái)生成其所需的特定HiSPi橋。LatticeXP2 FPGA支持1至4條高達(dá)700Mpbs 的HiSPi數(shù)據(jù)通道。支持的HiSPi格式包括Packetized-SP、Streaming-SP、Streaming-S或ActiveStart-SP8。HiSPi橋也設(shè)計(jì)成用于提供線性或HDR模式下的傳感器支持。并行總線接口到ISP是10到16位可配置的并且電壓幅度可設(shè)為1.8至3.3v。

　　萊迪思業(yè)務(wù)發(fā)展總監(jiān)，Ted Marena 說(shuō)道，“我們相信客戶會(huì)覺(jué)得這是一個(gè)極具吸引力的設(shè)計(jì)解決方案，因?yàn)長(zhǎng)atticeXP2 FPGA是一款非易失性、單芯片、低功耗器件，采用小型8×8mm的封裝和商業(yè)、工業(yè)以及符合AECQ- 100的汽車(chē)溫度級(jí)。這款傳感器橋進(jìn)一步表明了萊迪思致力于與攝像、圖像和視頻應(yīng)用中的CMOS傳感器和ISP供應(yīng)商的合作。”