新聞中心

EEPW首頁(yè) > EDA/PCB > 業(yè)界動(dòng)態(tài) > Cadence與Virtuoso設(shè)計(jì)平臺(tái)獲得TSMC 20納米Phase I認(rèn)證

Cadence與Virtuoso設(shè)計(jì)平臺(tái)獲得TSMC 20納米Phase I認(rèn)證

—— Cadence 針對(duì)20納米設(shè)計(jì)的數(shù)字、定制/模擬與簽收技術(shù)已就緒
作者: 時(shí)間:2012-06-07 來(lái)源:電子產(chǎn)品世界 收藏

  全球電子設(shè)計(jì)創(chuàng)新領(lǐng)先企業(yè)設(shè)計(jì)系統(tǒng)公司(NASDAQ: CDNS),日前宣布針對(duì)設(shè)計(jì)、實(shí)現(xiàn)和驗(yàn)證/簽收, 的Encounter數(shù)字與Virtuoso定制/模擬設(shè)計(jì)平臺(tái)獲得了TSMC Phase I認(rèn)證。

本文引用地址:http://m.butianyuan.cn/article/133295.htm

  TSMC認(rèn)證了該設(shè)計(jì)規(guī)則手冊(cè)(DRMs)的工具以及SPICE模型。早期應(yīng)用者正在使用該流程與工具,同時(shí)TSMC、和設(shè)計(jì)工程師們正在繼續(xù)展開密切合作。

  Cadence Encounter® RTL-to-GDSII數(shù)字流程 包含對(duì)規(guī)則的支持,還有創(chuàng)新的圖例安置、優(yōu)化、門控和布線。對(duì)于定制/模擬,認(rèn)證覆蓋高級(jí)Virtuoso SKILL Pcell橋接,應(yīng)對(duì)復(fù)雜的設(shè)備級(jí)規(guī)則,以及設(shè)計(jì)內(nèi)回路偵測(cè),使用簽收質(zhì)量DRC,并集成Cadence物理驗(yàn)證系統(tǒng)(PVS)。

  簽收技術(shù)方面,Cadence QRC提取和Cadence PVS,包含全DRC/LVS物理驗(yàn)證,Encounter功耗系統(tǒng)(EPS)、電遷移和IR都獲得認(rèn)證。兩家公司正共同朝著Encounter時(shí)序系統(tǒng)(ETS)認(rèn)證而努力。

  “與TSMC的緊密合作和共同的研發(fā)工作,把我們帶到了這個(gè)重要的里程碑,”Cadence硅實(shí)現(xiàn)部門產(chǎn)品市場(chǎng)總監(jiān)Dave Desharnais說(shuō),“我們正在與世界領(lǐng)先的半導(dǎo)體公司密切合作,這次認(rèn)證為他們平穩(wěn)過(guò)渡到20納米節(jié)點(diǎn)鋪平了道路。”

  “TSMC認(rèn)證是20納米完備性的重要里程碑,”TSMC設(shè)計(jì)基礎(chǔ)架構(gòu)營(yíng)銷高級(jí)主管Suk Lee說(shuō),“我們與Cadence的繼續(xù)合作展示了合作是如何推動(dòng)創(chuàng)新,并使高級(jí)設(shè)計(jì)團(tuán)隊(duì)從中獲益。”



關(guān)鍵詞: Cadence 20納米

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉