多點測試的挑戰(zhàn)

　　這看起來很簡單。如果你想要降低測試IC的成本，你就需要把2個甚至4個器件放在一起進行測試。存儲器制造商已經(jīng)毫無疑問地證明了這種方法的價值——并行測試128個DRAM器件已經(jīng)成為一種標準的慣例（參考文獻1）。多點測試已經(jīng)將每個DRAM測試點的資金投入從1997年的40萬美元降低到2004年的約2.7萬美元。盡管在同一個時期內(nèi)存儲器的密度從64Mb增加到了1Gb，但存儲器的測試成本穩(wěn)中有降。

　　為什么同樣的方法不能應用于所有器件的測試呢？在某種范圍內(nèi)這種方法是可行的，但是大多數(shù)測試工程師知道事情遠沒有想象得那么簡單。存儲器和片上系統(tǒng)（SoC）是非常不同的，分析這些差異可以幫助你了解為什么增加測試點的數(shù)量并不一定可以使某些測試設(shè)備達到節(jié)約成本的目的。

　　對以往的非存儲器測試設(shè)備來說，非存儲器器件的引腳數(shù)、BIST/DFT特性和混合信號核心等因素的結(jié)合，使大多數(shù)生產(chǎn)測試解決方案最多只能有兩個測試點。大多數(shù)測試設(shè)備沒有提供專門的功能，使測試設(shè)備對多個并行器件進行獨立的同步，從而使多點測試解決方案的效率下降。直到最近才有幾個ATE制造商發(fā)布了一些測試設(shè)備，提供了具備充足的高密度數(shù)字信號和混合信號能力的儀器和架構(gòu)，以支持非存儲器器件的大批量多點測試。

　　存儲器和非存儲器器件之間的兩個關(guān)鍵區(qū)別在于測試時間和總產(chǎn)量。高量產(chǎn)運行和較長的測試時間使大批量并行測試非常適合于存儲器。一個有128個測試點，測試一個1Gb的存儲器需要128秒時間的測試設(shè)備，其吞吐量約為每小時3600個器件（UPH）。一個有4個測試點，測試一個器件需要4秒鐘的非存儲器測試設(shè)備具有相同的吞吐量。降低這種器件測試成本的嘗試是采用16個測試點，理論上其吞吐量可以達到14,400UPH，但是生產(chǎn)方面的其他因素很可能限制了來自大批量多點測試解決方案的回報。

　　多點測試的效率

　　測試存儲器和SoC的相對效率也非常不同（參考文獻2）。存儲器測試設(shè)備的效率基本上與測試點數(shù)目無關(guān)，這是因為存儲器測試算法的本質(zhì)以及每個測試點的硬件都有能力產(chǎn)生測試激勵并對測試結(jié)果進行處理。存儲器的測試列表只包含少量執(zhí)行時間很長的測試，所以花在設(shè)置測試設(shè)備上的時間相對于實際測試時間是可以忽略不計的。非存儲器器件則正好相反，測試列表可以包含數(shù)千項測試，每項測試可能只需要幾個毫秒來執(zhí)行。

　　測試設(shè)備架構(gòu)中的瓶頸隨著測試點的增加正在變得越來越值得注意。測試設(shè)備設(shè)計中的每個單元都必須針對多點效率進行優(yōu)化。DC測試的效率取決于按照模式控制快速排列這些測試，而不需要測試設(shè)備硬件的連續(xù)編程?；旌闲盘枩y試的效率取決于前臺還在繼續(xù)運行測試的時候，快速移動和分析捕捉到的數(shù)據(jù)的能力。許多混合信號和數(shù)字信號測試的效率都依賴于測試設(shè)備對每個并行測試點的獨立同步（或者匹配）的能力，否則這些測試就必須順序執(zhí)行。換句話說，必須采用完全并行的架構(gòu)從頭設(shè)計測試設(shè)備。

　　參考文獻2中引用的圖1顯示，一個測試設(shè)備必須具有超過75%的效率，才能在超過4個測試點的情況下產(chǎn)生實際的效益。要想在超過8個測試點的情況下還有成本效益，測試設(shè)備就必須有超過90%的效率。只有并行架構(gòu)的測試設(shè)備才可能在生產(chǎn)中達到這個水平。

　　一個控制器能控制多少器件？

　　測試單元的一個關(guān)鍵元件是器件控制器?？梢蕴幚碓S多封裝類型和各種不同引腳數(shù)器件的取放（P&P）控制器常常應用于非存儲器器件。這些控制器可以很容易地從一種封裝類型轉(zhuǎn)換成另外一種封裝類型，而且大多支持低溫和高溫環(huán)境下的測試。在控制器內(nèi)，器件依次經(jīng)過四個基本階段：

　　在輸入托盤上等待測試；
　　放入控制器內(nèi)的載具并保持適當?shù)臏y試溫度；
　　放入測試插座，進行測試，然后放回載具內(nèi)；
　　分類，完好的器件和損壞的器件分別放置在不同的輸出托盤上；
　　P&P控制器可以并行地執(zhí)行所有這四個過程?？刂破鲿紤]預期的均熱時間和預計的測試時間，以此決定均熱室可以排列多少個器件，以及多少個器件可以并行分類。就像測試設(shè)備一樣，控制器在吞吐量和成本之間體現(xiàn)了一個合理的折中。

　　決定控制器吞吐量的兩個主要因素是：

　　轉(zhuǎn)位時間，它是用于從測試插座上取下已測試的器件并裝入一個新的未測試器件所需要的時間。對于P&P控制器來說，轉(zhuǎn)位時間為0.4秒到0.8秒。在計算吞吐量的時候，轉(zhuǎn)位時間必須加到器件的測試時間當中。對某些控制器來說，轉(zhuǎn)位時間是隨著并行測試點數(shù)量的增加而增加的。

　　最大吞吐量是假設(shè)在實際測試時間為零的時候，單位時間內(nèi)P&P控制器能處理的器件的最大數(shù)量。最大吞吐量給出了均熱室可以容納多少器件，以及測試完成后器件需要多長時間進行分類。目前的控制器可提供的吞吐量大約為5000UPH到8000UPH。

　　遺憾的是，大多數(shù)控制器的轉(zhuǎn)位時間和最大吞吐量都依賴于諸如并行測試點的數(shù)量、器件封裝的大小和類型、器件托盤的尺寸等因素。測試溫度也對吞吐量有顯著的影響。

　　控制器制造商通常都會提供特定控制器模型的吞吐量曲線，以及針對每種類型器件的變化工具，來幫助用戶計算出預期的性能。這些曲線描述了理想情況下控制器的最佳性能。在實際生產(chǎn)環(huán)境中，封裝尺寸的變化和載具托盤的未對準都會造成控制器阻塞。通常，操作員可以在控制器的控制面板上用幾個按鍵快速清除這些阻塞，但是當阻塞沒有排除的時候，任何物料都不能通過控制器。同樣，如果阻塞發(fā)生在均熱室或者將器件放入測試插座的機械裝置上，操作員可能需要打開控制器來清理阻塞的器件?？刂破髯枞詢蓚€參數(shù)來表示：

阻塞率——在兩次控制器阻塞之間可以處理的器件的平均數(shù)量。對于P&P控制器來說，阻塞率一般在萬分之一到接近五千分之一的范圍內(nèi)。器件封裝尺寸的大小會影響阻塞率，同樣，器件的重量也會有影響，因為較重的器件不太容易出現(xiàn)誤操作。測試溫度也會有一定影響，低溫容易造成更高的阻塞率。

　　平均維護時間（MTTA）——清理一次阻塞需要的總時間。大多數(shù)情況下，按一下鍵就可以用不到1分鐘解決阻塞問題，但是某些阻塞要求操作員打開控制器或者關(guān)閉設(shè)備，可能關(guān)閉一個測試單元需要長達一個小時的時間。而且，MTTA假設(shè)的是操作員可以立刻處理這個測試單元的問題，而不是去做其他工作。對于管理著幾個測試單元的操作員來說，合理的MTTA是2到5分鐘。

　　對于多點測試來說，一定要記住阻塞率與處理器件數(shù)量的關(guān)系。這意味著，選擇具有最低可能阻塞率的控制器對提高吞吐量非常重要。此外，在晶圓探針測試方面的限制非常不同，因為其吞吐量非常高，阻塞率不再是一個問題。

　　器件的批量測試

　　測試IC是一個批處理過程。一批（或者批次）器件被裝入控制器、進行測試、取出。然后裝入新的一批，這個流程周而復始。在放置和取出過程中，測試單元是閑置的。

　　當一批器件完成測試時，操作員需要總結(jié)測試結(jié)果，取出器件并分別對存放完好的和損壞的器件的托盤進行標注，然后將新的物料裝入控制器。完成這種批次收尾（EOL）處理過程的時間與批量的大小幾乎沒有關(guān)系，只取決于自動化程度。這個時間也依賴于每個操作員負責的測試單元的數(shù)量。如果一個操作員在批次完成的時候正在處理其他事務，這個測試單元就會一直閑置直到裝入新的物料。非正式的制造商調(diào)查顯示，合理的EOL處理時間估計為5到10分鐘，主要取決于操作員管理的測試單元的數(shù)量。

　　這個閑置時間對測試成本的影響是一個與批量大小以及EOL處理所需的總時間相關(guān)的函數(shù)。批量越大，它通過測試單元花費的時間就越長，這意味著測試單元閑置發(fā)生的頻率就越低，就越有效率。如果效率是決定批量大小的唯一因素，那么大批量就是最佳的選擇。遺憾的是，批量的大小常常還依賴于某些促使制造商進行小批量而不是大批量生產(chǎn)的因素?？蛻魝兿Ｍ３衷谥破返牡蛶齑?，不愿意接受大批量，而半導體制造商也對生產(chǎn)大量產(chǎn)品并把它們存放在成品庫存的做法保持沉默。一般情況下，批量大小通常在1000到10000個器件之間。當產(chǎn)品剛開始生產(chǎn)的時候，批量都比較小，隨著產(chǎn)能的提高批量也會增大。

　　假設(shè)一個4測試點的方案的吞吐量為每小時8000個器件，2000個器件的批量可以在15分鐘內(nèi)完成測試。如果EOL處理需要再花10分鐘，在這個時間段內(nèi)測試單元是閑置的，則測試單元在40%的時間內(nèi)是閑置的，這將顯著增加實際測試成本。相比之下，如果采用單點測試方案，測試同樣2000個器件的批量也許需要120分鐘。在這種情況下，如果EOL處理時間同樣是10分鐘，測試單元的閑置時間僅為8%。測試設(shè)備越快，確保批量處理過程中閑置時間最少就越重要。

　　改變你的測試成本

　　挑戰(zhàn)是理解所有這些影響，決定哪一種設(shè)置最具有成本效益。下面兩個具體例子有助于將它們聯(lián)系起來：

　　器件1是一種有大型嵌入存儲器的無線基帶器件。它有80個有效引腳、DAC、ADC和多個處理器核心。由于嵌入了存儲器，測試時間長達15秒。這類器件的需求量很大，預期下一年度的生產(chǎn)率大約為每月100萬個。批量大小為5000個器件。

　　器件2是一種具有相同引腳數(shù)的無線網(wǎng)絡基帶器件。它也包含DAC、ADC和處理器核心，但是沒有嵌入存儲器。因為沒有存儲器和某些有效DFT，測試時間非?？靸H為5秒。這種產(chǎn)品的產(chǎn)量正在增加，下一年度每個月將可交付10,000個器件。批量大小為適中的1000個器件。

　　我們假設(shè)測試工程師有一臺可以配置成從1到16個任意測試點的測試設(shè)備，而且多點測試的效率可達95%。他選擇的4測試點、8測試點和16測試點配置的轉(zhuǎn)位時間為0.5秒、最大吞吐量為每小時7000個器件的控制器。對雙測試點來說，其吞吐量為1750?？刂破鞯淖枞适俏迩Х种?，MTTA為2分鐘。

　　一個包含了所有這些因素的模型可估計出這兩種器件的測試成本（圖2）。盡管這兩個器件在很多方面相似，測試時間和生產(chǎn)率還是對測試的成本造成了嚴重的影響。盡管器件1在測試點達到8個的情況下表現(xiàn)出測試成本的穩(wěn)定下降，器件2的測試成本在8個測試點的情況下仍比2個測試點高30%。

　　同樣的模型也可以用來理解生產(chǎn)測試發(fā)生變化時帶來的潛在影響。例如，測試工程師可以評估加大器件2的批量產(chǎn)生的效果（圖3）。如果他將批量的大小增加到10,000，就可以差不多節(jié)約20%的測試成本——比他增加測試點能獲得的結(jié)果要好得多。

　　要想最大限度地降低測試復雜的非存儲器器件的成本，需要更仔細地思考，而不僅僅是將并行測試的器件數(shù)量翻番。即使存儲器器件已表現(xiàn)出可最大限度地降低多點測試測試成本的價值策略，非存儲器器件的測試單元吞吐量仍提出了不同的挑戰(zhàn)。表2概括了影響多點解決方案經(jīng)濟性的一些主要因素。

　　半導體測試技術(shù)正在不斷地改進。測試設(shè)備和控制器制造商正在不斷優(yōu)化技術(shù)，并與器件制造商合作開發(fā)了打破這些壁壘的新技術(shù)。其他類型的控制器，包括帶式測試（strip-test）控制器和矩陣控制器，都已經(jīng)開發(fā)出來以滿足成組而不是單獨的器件處理需求。同樣，P&P控制器也在不斷改進，以提供更高的吞吐量和更低的阻塞率，以及最大限度地減少MTTA的更先進性能。一旦這些技術(shù)應用于生產(chǎn)線，多點測試的經(jīng)濟性將會得到改進，測試成本也將繼續(xù)下降。