飛思卡爾T4240和T4160嵌入式多核處理器帶來先進(jìn)網(wǎng)絡(luò)與互連特性

　　在現(xiàn)今的日常生活中，大量的應(yīng)用已經(jīng)是通過網(wǎng)絡(luò)在數(shù)據(jù)中心完成，如谷歌(Google)的搜索、云盤存儲(chǔ)或Gmail服務(wù)。而更多的汽車、智能機(jī)、平板電腦、機(jī)頂盒等設(shè)備互聯(lián)并通信，特別是4G LTE的普及，高速數(shù)據(jù)傳輸下載將給網(wǎng)絡(luò)帶來更大壓力。數(shù)據(jù)中心應(yīng)用帶來大量的數(shù)據(jù)流，需要更加高速的網(wǎng)絡(luò)互連。為了支持這些類型的通信流量，網(wǎng)絡(luò)基礎(chǔ)設(shè)施中的處理器需要滿足更高的要求，如互聯(lián)性、處理速度、安全性、低功耗等，嵌入式多核通信處理器開始發(fā)揮更大的作用，為網(wǎng)絡(luò)互連市場(chǎng)加油助力。

　　全球通信處理領(lǐng)域領(lǐng)導(dǎo)廠商飛思卡爾瞄準(zhǔn)快速增長的數(shù)據(jù)中心市場(chǎng)，在其QorIQ高級(jí)多處理(AMP)系列中推出了T4240和T4160嵌入式多核處理器。這些產(chǎn)品具有頻率達(dá)1.8 GHz、緩存容量大、配有硬件加速功能和先進(jìn)系統(tǒng)外設(shè)的特點(diǎn)，有能力幫助管理、分類和服務(wù)于云間和云內(nèi)的巨大數(shù)據(jù)流，特別適合利用單一SoC支持控制面和數(shù)據(jù)面處理的應(yīng)用。

　　QorIQ AMP系列的T4240帶有12個(gè)物理內(nèi)核，支持24個(gè)虛擬內(nèi)核，T4160具有8個(gè)物理內(nèi)核16個(gè)虛擬內(nèi)核，兩款產(chǎn)品兼容軟件和引腳。這兩款產(chǎn)品為數(shù)據(jù)中心以及其他網(wǎng)絡(luò)和工業(yè)領(lǐng)域中的應(yīng)用提供一個(gè)極具吸引力的組合，即硬件加速、基于結(jié)構(gòu)(fabric-based)的互連技術(shù)、高速I/O、硬件輔助的虛擬化以及下一代64位Power Architecture內(nèi)核的組合。兩款產(chǎn)品均采用28納米工藝技術(shù)制造?！　?/p>

 

　　T4240處理器基于飛思卡爾的雙線程e6500 Power Architecture內(nèi)核，已經(jīng)獲得了最高CoreMark的每瓦性能(performance-per-watt)評(píng)價(jià)以及嵌入式處理器有記錄以來整體最高性能測(cè)試分。由于使用了高效、高性能的處理器內(nèi)核和加速器，該處理器與P4080相比具有4倍的性能增長。Power Architecture代表著一部有關(guān)技術(shù)創(chuàng)新和市場(chǎng)解決方案的悠久歷史，今天，有超過10億顆基于Power Architecture技術(shù)的產(chǎn)品嵌入到眾多市場(chǎng)領(lǐng)域的電子設(shè)備中。10月25日將在上海舉辦的2012 Power Architecture 亞洲大會(huì)上，更多基于該架構(gòu)、面向下一代應(yīng)用的技術(shù)與解決方案可供分享。

　　利用高級(jí)內(nèi)核e6500、SoC虛擬硬核與虛擬軟件解決方案，T4240/T4160處理器可以幫助提升系統(tǒng)生產(chǎn)力。比如，T4240融入第二代基于硬件的虛擬機(jī)監(jiān)視器(hypervisor)技術(shù)，旨在簡化開發(fā)并實(shí)現(xiàn)多個(gè)獨(dú)立操作系統(tǒng)的安全自主操作，允許它們共享系統(tǒng)資源，包括處理器內(nèi)核、加速器、內(nèi)存、互連和其他片上功能。從內(nèi)核方面看，e6500內(nèi)核可拓展的地址空間與系統(tǒng)管理模式提供了額外的系統(tǒng)安全性。虛擬CPU和虛擬CPU MMU允許客戶操作系統(tǒng)安全地執(zhí)行關(guān)鍵操作和OS MMU管理，而無需任何時(shí)間開銷。從SoC平臺(tái)來看，I/O MMU的機(jī)械性能能夠保護(hù)系統(tǒng)免受來自未經(jīng)認(rèn)證設(shè)備的威脅。DPAA則支持共享I/O外圍設(shè)備、硬件加速器以及其他安全設(shè)備。

　　對(duì)無法預(yù)測(cè)的代碼執(zhí)行路徑，e6500內(nèi)核通過采用七級(jí)流水線獲得極低的時(shí)間延遲，以提升單線程性能。