安捷倫推出PCI Express 3.0接收機(jī)特性測(cè)試解決方案

　　安捷倫科技公司(NYSE：A)在 DesignCon上展示增強(qiáng)的PCI Express 3.0 接收機(jī)特性測(cè)試解決方案。

　　Agilent PCIe 3.0 接收機(jī)特性測(cè)試解決方案可以提供完整、精確的接收機(jī)容限測(cè)試結(jié)果，同時(shí)最大程度地減輕研發(fā)人員的工作量。新型 J-BERT 軟件(版本 7.40)在對(duì) PCIe 3.0 接收機(jī)設(shè)計(jì)進(jìn)行測(cè)試時(shí)，可以調(diào)整 128b/130b 編碼后的填充符的長(zhǎng)度(又稱(chēng)為 SKP 有序集，用于補(bǔ)償收發(fā)端的時(shí)鐘差異)。

　　借助安捷倫測(cè)試儀，半導(dǎo)體和計(jì)算機(jī)領(lǐng)域中的設(shè)計(jì)與測(cè)試工程師能夠精確地表征和驗(yàn)證在 ASIC、插卡和主板中的 PCIe 接收機(jī)端口是否符合標(biāo)準(zhǔn)。

　　自從 PCI Express 版本 3.0 發(fā)布以后，8 GT/s 接口被應(yīng)用到多個(gè)計(jì)算機(jī)平臺(tái)。PCIe 設(shè)計(jì)一般使用公共參考時(shí)鐘，但是越來(lái)越多的設(shè)計(jì)現(xiàn)在要求使用具有獨(dú)立擴(kuò)頻時(shí)鐘(SSC)的參考時(shí)鐘體系結(jié)構(gòu)，例如 通過(guò)電纜連接的PCIe 鏈路。當(dāng)使用獨(dú)立的參考時(shí)鐘時(shí)，設(shè)計(jì)人員需要對(duì)發(fā)射端和接收端之間的時(shí)鐘速率差值進(jìn)行補(bǔ)償，以避免緩沖區(qū)溢出。即使主板上是使用公共參考時(shí)鐘，當(dāng)存在 SSC 或使用乘法鎖相環(huán)時(shí)，也需要進(jìn)行時(shí)鐘補(bǔ)償。根據(jù) PCI Express 標(biāo)準(zhǔn)的規(guī)定，是通過(guò)在正常的 SKP 有序集中添加(或移除)SKP 符號(hào)來(lái)實(shí)現(xiàn)這種補(bǔ)償。

　　在接收端測(cè)試中，當(dāng)環(huán)回模式中的被測(cè)器件改變了 SKP 有序集長(zhǎng)度時(shí)，新型 Agilent J-BERT N4903B 高性能串行比特誤碼率測(cè)試儀軟件仍可以執(zhí)行接收機(jī)測(cè)試。J-BERT 誤碼檢測(cè)器在統(tǒng)計(jì)誤碼數(shù)量時(shí)可以忽略 SKP 有序集，即使有序集的長(zhǎng)度不符合碼型發(fā)生器發(fā)出信號(hào)里的初始長(zhǎng)度。在做調(diào)試時(shí)，工程師還可通過(guò)誤碼儀里的誤碼檢測(cè)器來(lái)監(jiān)測(cè) SKP 有序集的計(jì)數(shù)。

　　安捷倫數(shù)字光學(xué)測(cè)試部門(mén)的戰(zhàn)略產(chǎn)品規(guī)劃師 Michael Fleischer-Reumannr 表示：“安捷倫解決方案能夠處理 PCIe 3.0 SKP 有序集在接收機(jī)抖動(dòng)容限表征過(guò)程中的長(zhǎng)度變化，這一優(yōu)勢(shì)填補(bǔ)了 PCIe 3.0 芯片組和電路板設(shè)計(jì)人員的需求空白。J-BERT 提供靈活的體系結(jié)構(gòu)，融合了安捷倫在 PCI Express 接收機(jī)測(cè)試方面的專(zhuān)業(yè)經(jīng)驗(yàn)，使我們足以應(yīng)對(duì)新興的測(cè)試挑戰(zhàn)。”

　　借助這個(gè)增強(qiáng)型解決方案，安捷倫進(jìn)一步完善了其完整、精確的 PCIe 3.0 接收機(jī)測(cè)試解決方案，使其根據(jù)基本規(guī)范和卡機(jī)電規(guī)范進(jìn)行表征。

　　安捷倫接收機(jī)測(cè)試解決方案包括 J-BERT N4903B 高性能串行 BERT、N4916B 去加重信號(hào)轉(zhuǎn)換器、N4915A-014 PCIe 3.0 一致性校準(zhǔn)通道、81150A 或 81160A 脈沖函數(shù)任意噪聲發(fā)生器、Infiniium 90000 或 90000 X 系列高性能示波器、N5990A-101 和 N5990A-301 測(cè)試自動(dòng)化和鏈路訓(xùn)練軟件。N4880A 參考時(shí)鐘倍頻器可用于主板測(cè)試。

　　Agilent PCIe 3.0 接收機(jī)表征解決方案的優(yōu)勢(shì)在于：

• 在統(tǒng)計(jì)誤差數(shù)量時(shí)可以忽略 SKP 有序集的長(zhǎng)度變化，從而對(duì)具有公共參考時(shí)鐘和單獨(dú)參考時(shí)鐘的 PCIe 接收機(jī)進(jìn)行測(cè)試。
• 通過(guò)啟用壓力信號(hào)校準(zhǔn)軟件、可調(diào)節(jié)的前光標(biāo)和后光標(biāo)去加重、J-BERT 內(nèi)置 PCIe 3.0 一致性抖動(dòng)和正弦干擾源、周期抖動(dòng)掃描功能、100-MHz 參考時(shí)鐘倍頻器以及 PCIe 3.0 一致性校準(zhǔn)通道，可獲得精確且可重復(fù)的接收機(jī)測(cè)試結(jié)果。
• PCIe 3.0 壓力信號(hào)校準(zhǔn)和接收機(jī)自動(dòng)化測(cè)試軟件以及 PCIe 3.0 鏈路訓(xùn)練套件能夠控制 J-BERT 中的碼型序列發(fā)生器，使被測(cè)器件進(jìn)入環(huán)路模式，從而提高研發(fā)效率。
• 通過(guò)擴(kuò)展，可對(duì)多種Gbit量級(jí)的總線應(yīng)用進(jìn)行精確特性測(cè)試(例如 USB、SATA、MIPI M-PHY、TBT 和 QPI)，從而能夠保護(hù)您的投資。

　　安捷倫將在 DesignCon 2013 上展示 PCI Express 3.0 增強(qiáng)型接收機(jī)表征解決方案(展位 201)。本屆展會(huì)于 1 月 28 日至 31 日在圣克拉拉會(huì)議中心舉辦。安捷倫將提供廣泛的高速數(shù)字解決方案，其中一些主要工具可用于查明問(wèn)題、優(yōu)化器件并且交付設(shè)計(jì)與仿真結(jié)果。