新聞中心

EEPW首頁 > 嵌入式系統(tǒng) > 業(yè)界動(dòng)態(tài) > Cadence解決方案助力創(chuàng)意電子20納米SoC測試芯片成功流片

Cadence解決方案助力創(chuàng)意電子20納米SoC測試芯片成功流片

作者: 時(shí)間:2013-07-10 來源:IC設(shè)計(jì)與制造 收藏

   Encounter數(shù)字實(shí)現(xiàn)系統(tǒng)與光刻物理分析器

本文引用地址:http://m.butianyuan.cn/article/147305.htm

  可降低風(fēng)險(xiǎn)并縮短設(shè)計(jì)周期

  全球電子設(shè)計(jì)創(chuàng)新領(lǐng)先企業(yè)設(shè)計(jì)系統(tǒng)公司(NASDAQ:CDNS) 今天宣布,設(shè)計(jì)服務(wù)公司創(chuàng)意電子(GUC)使用Cadence? Encounter?數(shù)字實(shí)現(xiàn)系統(tǒng)(EDI)和Cadence光刻物理分析器成功完成系統(tǒng)級芯片()測試芯片流片。雙方工程師通過緊密合作,運(yùn)用Cadence解決方案克服實(shí)施和可制造性設(shè)計(jì)(DFM)驗(yàn)證挑戰(zhàn),并最終完成設(shè)計(jì)。

  在開發(fā)過程中,創(chuàng)意電子使用Cadence Encounter解決方案用于支持布局布線流程所有的復(fù)雜步驟,包括雙圖形庫的制備、布局、時(shí)鐘樹綜合、保持固定、布線和布線后優(yōu)化。創(chuàng)意公司還使用Cadence Litho Physical Analyzer ( 光刻物理分析器)用于DFM驗(yàn)證,將工藝變化的不確定性變成可預(yù)見影響從而有助于縮短設(shè)計(jì)周期。

  “我們選擇Cadence作為這項(xiàng)開發(fā)的合作伙伴是由于Cadence在高級節(jié)點(diǎn)方面具有被證實(shí)的經(jīng)驗(yàn),” 創(chuàng)意電子設(shè)計(jì)方法部總監(jiān)曾凱文先生表示。“臺(tái)積電工藝20納米測試芯片的成功流片是雙方緊密合作和Cadence Encounter與DFM解決方案高性能表現(xiàn)的直接成果。”

  “隨著客戶轉(zhuǎn)向20納米,他們正面臨新的挑戰(zhàn),例如雙成形和工藝變化等都大大增加了風(fēng)險(xiǎn),”Cadence Silicon Realization集團(tuán)研發(fā)高級副總裁徐季平博士表示。“Cadence已在實(shí)施和DFM驗(yàn)證工具方面解決了這些高級節(jié)點(diǎn)的挑戰(zhàn)。公司正與合作伙伴緊密協(xié)作來驗(yàn)證這些新流程以降低風(fēng)險(xiǎn),使其更容易讓客戶胸有成竹轉(zhuǎn)向20納米制程節(jié)點(diǎn)。



關(guān)鍵詞: Cadence 20納米 SoC

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉