Xilinx UltraScale 架構(gòu)—業(yè)界首款A(yù)SIC級(jí)All Programmable架構(gòu)

?

　　降低功耗對(duì)設(shè)計(jì)人員來(lái)說(shuō)意味著兩件事：(1)更低的功耗預(yù)算和散熱管理要求;(2)更高的速度。這兩點(diǎn)對(duì)滿足新一代應(yīng)用不斷提高的要求極為重要。

　　UltraScale的IP保護(hù)與防篡改安全功能

　　賽靈思的安全解決方案與創(chuàng)新產(chǎn)品已經(jīng)歷了五代以上的發(fā)展，UltraScale All Programmable架構(gòu)在這一基礎(chǔ)上引入了多種增強(qiáng)型安全特性，可對(duì)載入器件內(nèi)的IP提供更強(qiáng)的保護(hù)并實(shí)現(xiàn)防篡改功能，繼續(xù)保持著延續(xù)賽靈思在安全解決方案領(lǐng)域的領(lǐng)先地位。UltraScale 架構(gòu)在安全性方面的改進(jìn)包括：更強(qiáng)大更先進(jìn)的AES比特流解密與認(rèn)證方案;更多密鑰模糊處理功能;確保在編程過(guò)程中無(wú)法對(duì)加密密鑰進(jìn)行外部訪問(wèn)。這樣就能得到穩(wěn)定可靠的業(yè)界領(lǐng)先解決方案，滿足不斷變化的新一代安全要求。

　　UltraScale與Vivado協(xié)同優(yōu)化 = 成功保障

　　要為最嚴(yán)苛的應(yīng)用提供前所未有的集成度、容量和ASIC級(jí)系統(tǒng)性能，并實(shí)現(xiàn)90%以上的空前器件利用率且不降低性能，這就需要采用業(yè)界獨(dú)有的SoC增強(qiáng)型設(shè)計(jì)環(huán)境。

　　Vivado設(shè)計(jì)套件是一款全新的SoC增強(qiáng)型設(shè)計(jì)環(huán)境，最初針對(duì)賽靈思7系列器件推出，主要用于未來(lái)十年的All Programmable器件(例如UltraScale架構(gòu))。Vivado能解決可編程系統(tǒng)集成與實(shí)現(xiàn)方面的關(guān)鍵設(shè)計(jì)瓶頸，其生產(chǎn)力相對(duì)同類(lèi)競(jìng)爭(zhēng)開(kāi)發(fā)環(huán)境提高了四倍。

　　要實(shí)現(xiàn)新一代設(shè)計(jì)提出的超高性能、集成度以及結(jié)果質(zhì)量目標(biāo)，就需要采用全新的器件布局布線方案。傳統(tǒng)FPGA布局布線工具依靠模擬退火作為主要的布局優(yōu)化算法，無(wú)法顧及擁塞程度或總導(dǎo)線長(zhǎng)度等全局設(shè)計(jì)指標(biāo)。要實(shí)現(xiàn)具備多Tb性能的設(shè)計(jì)，需要采用寬總線而且要求時(shí)鐘歪斜幾乎為零。因此，采用模擬退火這種不考慮總體導(dǎo)線長(zhǎng)度和擁塞情況的布局布線算法是絕對(duì)不可行的。

　　Vivado設(shè)計(jì)套件利用多變量成本函數(shù)找出最優(yōu)布局方案，這樣，設(shè)計(jì)人員就可以快速確定布線方案，并使器件利用率達(dá)到90%以上且不降低性能。與采用其他解決方案相比，這種方式的運(yùn)行時(shí)間更短而且結(jié)果的變化程度也更小，這樣實(shí)現(xiàn)設(shè)計(jì)收斂所需的迭代次數(shù)就更少，并且性能和器件利用率都達(dá)到了業(yè)界前所未有的高水平。

　　UltraScale架構(gòu)與工藝技術(shù)

　　工藝技術(shù)在任何芯片架構(gòu)中都是一個(gè)重要的考慮因素，賽靈思UltraScale架構(gòu)可以支持多種工藝技術(shù)。賽靈思與臺(tái)積(TSMC)合作推出的28nm HPL(低功耗高性能)工藝技術(shù)是賽靈思7系列All Programmable器件能夠取得巨大成功的主要因素。憑借之前合作所取得的經(jīng)驗(yàn)，賽靈思與臺(tái)積又開(kāi)發(fā)出了20nm 20SoC平面工藝技術(shù)，用以支持預(yù)計(jì)將于2013年推出的第一代賽靈思UltraScale All Programmable器件。

　　然而，賽靈思設(shè)計(jì)UltraScale架構(gòu)還有另一個(gè)目的，那就是充分利用繼20SoC之后的工藝節(jié)點(diǎn)16FinFET所提供的更高的性能、容量和節(jié)電性能。另外，在賽靈思“FinFast”開(kāi)發(fā)計(jì)劃(該計(jì)劃匯集了賽靈思和臺(tái)積的優(yōu)秀工程設(shè)計(jì)人才)的支持下，賽靈思UltraScale架構(gòu)和Vivado 設(shè)計(jì)套件針對(duì)臺(tái)積 16FinFET工藝技術(shù)進(jìn)行了協(xié)同優(yōu)化。這樣，賽靈思與臺(tái)積將于2014年推出第二代UltraScale All Programmable器件芯片。　　

?

　　結(jié)論

　　為了實(shí)現(xiàn)數(shù)百Gbps的系統(tǒng)級(jí)性能，實(shí)現(xiàn)全線速智能處理，并擴(kuò)展至Tbps和每秒10億次的浮點(diǎn)運(yùn)算水平，我們需要采用一種全新的架構(gòu)方案。賽靈思根據(jù)新一代高性能系統(tǒng)需求已經(jīng)開(kāi)發(fā)出了新一代UltraScale 架構(gòu)和Vivado設(shè)計(jì)套件。UltraScale架構(gòu)能提供ASIC級(jí)的系統(tǒng)性能，滿足最嚴(yán)苛的新一代應(yīng)用要求：即實(shí)現(xiàn)海量I/O和存儲(chǔ)器帶寬、海量數(shù)據(jù)流、極高的DSP與包處理性能，并在不影響性能的前提下實(shí)現(xiàn)超過(guò)90%的前所未有的器件利用率。

　　UltraScale是業(yè)內(nèi)首款在All Programmable架構(gòu)中應(yīng)用最前沿ASIC架構(gòu)增強(qiáng)功能的產(chǎn)品，能夠從20nm平面FET擴(kuò)展到16nm 鰭式FET，甚至更先進(jìn)的技術(shù)，此外還能從單芯片電路擴(kuò)展至3D IC。 通過(guò)整合臺(tái)積的先進(jìn)技術(shù)并與Vivado新一代設(shè)計(jì)套件實(shí)現(xiàn)協(xié)同優(yōu)化，賽靈思提前一年實(shí)現(xiàn)同類(lèi)競(jìng)爭(zhēng)產(chǎn)品1.5倍至2倍的系統(tǒng)級(jí)性能與集成度。這相當(dāng)于我們比競(jìng)爭(zhēng)對(duì)手領(lǐng)先整整一代。