Xilinx UltraScale 架構(gòu)—業(yè)界首款A(yù)SIC級(jí)All Programmable架構(gòu)

　　現(xiàn)在，人們需要采用一種創(chuàng)新型架構(gòu)來(lái)管理數(shù)百Gbps的系統(tǒng)性能，以實(shí)現(xiàn)全線(xiàn)速下的智能處理能力，并擴(kuò)展至Tb級(jí)性能和每秒10億次浮點(diǎn)運(yùn)算水平。實(shí)現(xiàn)上述要求的必要條件并非僅僅是改善每個(gè)晶體管或系統(tǒng)模塊的性能，或者增加系統(tǒng)模塊數(shù)量這么簡(jiǎn)單，而是要從根本上提高通信、時(shí)鐘、關(guān)鍵路徑以及互連性能，以滿(mǎn)足行業(yè)新一代高性能應(yīng)用(如下圖所示)對(duì)海量數(shù)據(jù)流和智能數(shù)據(jù)包、DSP或圖像處理等的要求?！　?/p>本文引用地址：http://m.butianyuan.cn/article/147355.htm

?

　　UltraScale? 架構(gòu)通過(guò)在完全可編程的架構(gòu)中應(yīng)用最先進(jìn)的ASIC 技術(shù)，可應(yīng)對(duì)上述這些挑戰(zhàn)。該架構(gòu)能從20nm平面FET結(jié)構(gòu)擴(kuò)展至16nm鰭式FET晶體管技術(shù)甚至更高的技術(shù)，同時(shí)還能從單芯片擴(kuò)展到3D IC。UltraScale架構(gòu)不僅能解決系統(tǒng)總吞吐量擴(kuò)展和時(shí)延方面的局限性，而且還能直接應(yīng)對(duì)先進(jìn)工藝節(jié)點(diǎn)上的頭號(hào)系統(tǒng)性能瓶頸，即互連問(wèn)題?！　?/p>

?

　　UltraScale?架構(gòu)具有無(wú)與倫比的高集成度、高容量和ASIC級(jí)系統(tǒng)性能，可滿(mǎn)足最嚴(yán)苛應(yīng)用的要求。UltraScale架構(gòu)經(jīng)過(guò)精調(diào)可提供大規(guī)模布線(xiàn)能力并且與Vivado^?設(shè)計(jì)工具進(jìn)行了協(xié)同優(yōu)化，因此該架構(gòu)的利用率達(dá)到了空前的高水平(超過(guò)90%)，而且不會(huì)降低性能。

　　為您量身定做的新一代架構(gòu)　　

?

　　賽靈思對(duì)UltraScale架構(gòu)進(jìn)行了數(shù)百項(xiàng)設(shè)計(jì)提升，并將這些改進(jìn)實(shí)現(xiàn)有機(jī)結(jié)合，讓設(shè)計(jì)團(tuán)隊(duì)能夠打造出比以往功能更強(qiáng)、運(yùn)行速度更快、單位功耗性能更高的系統(tǒng)。

　　UltraScale架構(gòu)與Vivado?設(shè)計(jì)套件結(jié)合使用可提供如下這些新一代系統(tǒng)級(jí)功能：

　　針對(duì)寬總線(xiàn)進(jìn)行優(yōu)化的海量數(shù)據(jù)流，可支持?jǐn)?shù)Tb級(jí)吞吐量和最低時(shí)延
　　高度優(yōu)化的關(guān)鍵路徑和內(nèi)置高速存儲(chǔ)器，級(jí)聯(lián)后可消除DSP和包處理中的瓶頸
　　增強(qiáng)型DSP slice包含27x18位乘法器和雙加法器，可以顯著提高定點(diǎn)和IEEE 754標(biāo)準(zhǔn)浮點(diǎn)算法的性能與效率
　　第二代3D IC系統(tǒng)集成的晶片間帶寬以及最新3D IC寬存儲(chǔ)器優(yōu)化接口均實(shí)現(xiàn)階梯式增長(zhǎng)
　　類(lèi)似于ASIC的多區(qū)域時(shí)鐘，提供具備超低時(shí)鐘歪斜和高性能擴(kuò)展能力的低功耗時(shí)鐘網(wǎng)絡(luò)