基于DSP語(yǔ)音識(shí)別系統(tǒng)的硬件設(shè)計(jì)

摘要：語(yǔ)音識(shí)別是當(dāng)前研究熱點(diǎn)之一，應(yīng)用十分廣泛。系統(tǒng)浮點(diǎn)運(yùn)算量很大，所以采用浮點(diǎn)型DSP。文章主要研究以DSP處理器為核心的硬件系統(tǒng)，包括電源電路，復(fù)位電路，時(shí)鐘電路，JTAG接口電路，外部存儲(chǔ)電路和語(yǔ)音處理電路等，并對(duì)每個(gè)電路模塊進(jìn)行詳細(xì)的闡述。該方案已經(jīng)可以作為模板電路實(shí)現(xiàn)。
關(guān)鍵詞：DSP；TMS320C6713；硬件設(shè)計(jì)；語(yǔ)音識(shí)別

0 引言
隨著超大規(guī)模集成電路和數(shù)字信號(hào)處理(DSP)的快速發(fā)展，DSP應(yīng)用越來(lái)越廣泛，涉及到各個(gè)領(lǐng)域如語(yǔ)音處理，圖像處理等方面?，F(xiàn)在語(yǔ)音識(shí)別中許多復(fù)雜算法已經(jīng)能夠在硬件上實(shí)現(xiàn)。最近十多年來(lái)，己研發(fā)出不少應(yīng)用于不同領(lǐng)域的便攜式語(yǔ)音識(shí)別系統(tǒng)。DSP處理速度快、靈活、精確，滿足了對(duì)信號(hào)快速、實(shí)時(shí)、精確處理的要求，所以很適用于語(yǔ)音識(shí)別。

1 系統(tǒng)硬件設(shè)計(jì)
本文所提出的語(yǔ)音識(shí)別系統(tǒng)硬件電路是以最小系統(tǒng)板為基礎(chǔ)，系統(tǒng)所要完成的主要功能包括：進(jìn)行基本信號(hào)采集、數(shù)據(jù)運(yùn)算及數(shù)據(jù)、程序存儲(chǔ)；音頻信號(hào)的采集、處理及輸入、輸出；與主機(jī)間的通信及數(shù)據(jù)、程序傳輸，同時(shí)配備了外部擴(kuò)展接口，方便對(duì)系統(tǒng)的功能擴(kuò)展以實(shí)現(xiàn)更廣泛的嵌入式應(yīng)用。整套系統(tǒng)框圖如圖1所示。

1．1 電源電路
電源電路是整個(gè)電路的核心模塊，C6000系列DSP采用的是雙電源供電方式，即內(nèi)核與I／O都需要供電。TMS320C6713BGDP300型DSP，其主頻最高可達(dá)到300MHz，它對(duì)供電電壓的要求是：內(nèi)核電壓(CVDD，core voltage)為1．26V，I／O電壓(DVDD，device voltage)則與外部其他芯片相同，為3．3V。輸入電壓為5V，其中3．3V電壓由LDO芯片TPS75801來(lái)產(chǎn)生，1．26V由DC／DC穩(wěn)壓芯片TPS54310產(chǎn)生。值得注意的是在加電過(guò)程中，要保證CVDD先得到供電，DVDD后得到供電，至少兩者同時(shí)得到供電，間隔不得小于1s，否則會(huì)導(dǎo)致DSP不正常工作，甚至損壞器件。
1．2 復(fù)位電路
DSP6713需要系統(tǒng)在上電時(shí)為其提供一個(gè)100～200ms的復(fù)位脈沖，并且由于DSP6713的工作頻率達(dá)到300MHz，在運(yùn)行時(shí)很可能發(fā)生干擾和被干擾的現(xiàn)象，導(dǎo)致系統(tǒng)不穩(wěn)定以致死機(jī)，所以需要自動(dòng)復(fù)位電路具有監(jiān)視功能。系統(tǒng)采用的是Maxim公司生產(chǎn)的MAX708監(jiān)控器，它外圍電路簡(jiǎn)單，能有效提高系統(tǒng)的可靠性和抗干擾能力。
1．3 時(shí)鐘電路
C6713時(shí)鐘由外部引腳CLKIN輸入，采用25 MHz有源晶振，通過(guò)內(nèi)部PLL來(lái)分頻產(chǎn)生SYSCLK1(core)，SYSCLK2(Peripherals)，SYSCLK3給各個(gè)模塊提供時(shí)鐘，并產(chǎn)生ECLKOUT來(lái)給EMIF提供時(shí)鐘。由于CPLD可能需要不同的幾個(gè)時(shí)鐘輸入，所以將25MHz有源晶振通過(guò)一個(gè)時(shí)鐘乘數(shù)器ICS512將時(shí)鐘頻率加倍，產(chǎn)生不同的時(shí)鐘供CPLD使用。
1．4 JTAG電路
仿真器的JTAG接口都滿足IEEE 1149．1標(biāo)準(zhǔn)，與仿真器上的接口一致。系統(tǒng)采用標(biāo)準(zhǔn)的14腳接口，需要注意的是EMU0和EMU1需要加上拉電阻。
1．5 音頻電路
音頻采集采用TLV320AIC23實(shí)現(xiàn)輸入和輸出，與DSP的接口有2個(gè)，一個(gè)用于控制，一個(gè)用于數(shù)據(jù)傳輸。其中控制接口通過(guò)IIc0接口與DSP通信，數(shù)據(jù)接口通過(guò)Mcbsp1來(lái)與DSP通信，實(shí)現(xiàn)無(wú)縫連接。
1．6 SDRAMFlash
SDRAMFlash都由EMIF接口引出，SDRAM用于存儲(chǔ)大量的數(shù)據(jù)，映射到CE0空間，字節(jié)地址從0x8000 0000開始，F(xiàn)lash用于bootloader程序，映射于CE1空間，字節(jié)地址從0x9000 0000開始。其中還涉及到地址偏移的問題，因?yàn)?713EMIF接口支持8／16／32位的不同存儲(chǔ)器接口，存在物理地址和邏輯地址的偏移問題。
1．7 CPLD電路
由于DSP的管腳都是復(fù)用的，并且具有特殊功能，如果將LCD顯示屏和按鍵直接與DSP相連會(huì)造成資源的浪費(fèi)，所以使用CPLD來(lái)擴(kuò)展系統(tǒng)所需的一些外擴(kuò)接口，包括LCD顯示屏、按鍵、LCD等。CPLD采用epm240系列的芯片，DSP的ECLKOUT或者外部輸入時(shí)鐘給CPLD提供時(shí)鐘信號(hào)。DSP的5根地址線(A2～A6)和8根數(shù)據(jù)線(D0～D7)與CPLD的IO口相連，通過(guò)譯碼來(lái)創(chuàng)建用戶所需要的的寄存器，每個(gè)寄存器都有相對(duì)應(yīng)的地址，可在DSP程序中直接對(duì)其進(jìn)行賦值。CPLD映射于CE2空間中，地址從0xA000 0000開始。

2 結(jié)語(yǔ)
浮點(diǎn)DSP芯片由于其出色的運(yùn)算能力和非常高的運(yùn)行速度，特別適合用于語(yǔ)音識(shí)別場(chǎng)合。硬件電路是DSP語(yǔ)音識(shí)別系統(tǒng)的核心部分，它的好壞直接影響到最后識(shí)別的結(jié)果。作為以DSP芯片為核心的高頻數(shù)據(jù)處理模塊，在進(jìn)行PCB設(shè)計(jì)時(shí)更是要謹(jǐn)慎。尤其是高頻部分，走線的好壞對(duì)數(shù)據(jù)傳輸起到很關(guān)鍵的作用，如SDRAM部分，其數(shù)據(jù)線和地址線要做到等長(zhǎng)處理，還要加33 Ω電阻以防止信號(hào)的反射。為了濾除噪聲，提高系統(tǒng)穩(wěn)定性，還需要在DSP附近加60個(gè)左右0402封裝的去耦電容。