基于ARM的用戶可定制SoC
加入技術(shù)交流群
應(yīng)用實(shí)例：下一代驅(qū)動(dòng)
傳統(tǒng)的驅(qū)動(dòng)設(shè)計(jì)(圖4a)會(huì)采用數(shù)字信號(hào)處理器(DSP)來實(shí)現(xiàn)中央控制功能，采用網(wǎng)絡(luò)ASIC實(shí)現(xiàn)網(wǎng)絡(luò)協(xié)議，以及FPGA用于實(shí)現(xiàn)其他功能(在這個(gè)例子中，是I/O擴(kuò)展)。而在SoC FPGA方案中，所有這三部分單元都集成到一個(gè)芯片中(圖4b)。SoC FPGA實(shí)現(xiàn)方案還支持多個(gè)電機(jī)、多種網(wǎng)絡(luò)協(xié)議以及安全I(xiàn)P，擴(kuò)展了現(xiàn)有的功能，保證了控制器能夠以安全的方式停止工作，滿足業(yè)界新出現(xiàn)的安全標(biāo)準(zhǔn)要求。
單芯片方法明顯增強(qiáng)了性能，降低了功耗。在驅(qū)動(dòng)系統(tǒng)中，控制環(huán)速率是最關(guān)鍵的性能參數(shù)。SoC FPGA控制環(huán)速率是多芯片解決方案的20倍，從100µs減小到5µs。這意味著顯著提高了功效，對(duì)應(yīng)驅(qū)動(dòng)90%的總體運(yùn)行成本。在這個(gè)例子中，SoC的功耗大約比三芯片方案低37%。
圖4a
圖4b
SoC FPGA增強(qiáng)了系統(tǒng)功能，通過集成降低了系統(tǒng)總成本。通過在一個(gè)芯片中結(jié)合三個(gè)甚至更多的驅(qū)動(dòng)器，減少了系統(tǒng)所需的材料。在這一例子中，采用SoC也能夠?qū)㈦娐钒迕娣e減小57%。而且，能夠以更低的成本實(shí)現(xiàn)更多的功能。這一例子中的SoC支持兩個(gè)電機(jī)，而多芯片方案只支持一個(gè)。與針對(duì)每一電機(jī)來復(fù)制多芯片器件配置相比，在一個(gè)芯片上支持兩個(gè)電機(jī)能夠降低53%的成本。調(diào)整FPGA SoC來支持更多的電機(jī)和集成驅(qū)動(dòng)系統(tǒng)以及多種協(xié)議也很容易。
關(guān)鍵點(diǎn)
采用FPGA SoC技術(shù)的設(shè)計(jì)團(tuán)隊(duì)能夠顯著提高效能，增強(qiáng)競(jìng)爭(zhēng)優(yōu)勢(shì)。硬核IP單元實(shí)現(xiàn)了最佳性能、最低功耗和最高密度，而片內(nèi)FPGA架構(gòu)能夠在設(shè)計(jì)階段或者在現(xiàn)場(chǎng)迅速突出自身優(yōu)勢(shì)，增強(qiáng)或者定制實(shí)現(xiàn)功能。現(xiàn)場(chǎng)可編程平臺(tái)結(jié)合了高度自動(dòng)化而且提供良好支持的設(shè)計(jì)和軟件開發(fā)工具，因此，設(shè)計(jì)團(tuán)隊(duì)能夠使用商用器件來開發(fā)定制SoC，開發(fā)時(shí)間要遠(yuǎn)遠(yuǎn)短于ASIC或者多芯片器件。最終的設(shè)計(jì)非常靈活，能夠進(jìn)行更新，可以重新使用，團(tuán)隊(duì)能夠迅速適應(yīng)新市場(chǎng)和標(biāo)準(zhǔn)的變化以及快速發(fā)展的工藝節(jié)點(diǎn)，維持產(chǎn)品較長(zhǎng)的生命周期。
目前的嵌入式系統(tǒng)應(yīng)用與傳統(tǒng)的設(shè)計(jì)方法相比已經(jīng)到達(dá)了一個(gè)關(guān)鍵點(diǎn)，基于FPGA的SoC將成為可行而且是很有優(yōu)勢(shì)的解決方案。借助其強(qiáng)大的功能，設(shè)計(jì)人員不但能夠克服這些難以解決的問題，而且還獲得了明顯的產(chǎn)品及時(shí)面市、價(jià)格/性能、突出產(chǎn)品特點(diǎn)以及長(zhǎng)壽命產(chǎn)品等優(yōu)勢(shì)。
本文引用地址：http://m.butianyuan.cn/article/148244.htm
評(píng)論