基于FPGA的圖像采集模塊設(shè)計(jì)

1 引言

　　圖像采集是圖像處理的前提。圖像采集卡是常用的圖像輸入設(shè)備，通常占用PC機(jī)總線的一個(gè)插槽。它主要包括圖像存儲(chǔ)器單元、CCD或CMOS攝像頭接口、PC機(jī)總線接口等。傳統(tǒng)的圖像采集卡大多數(shù)采用 PCI接口，這種圖像采集卡適用于將模擬信號(hào)經(jīng)A／D轉(zhuǎn)換器轉(zhuǎn)換成數(shù)字信號(hào)，或本身就是數(shù)字信號(hào)，再通過(guò)PCI接口傳輸至PC機(jī)，進(jìn)行圖像處理。但使用嵌入式系統(tǒng)實(shí)現(xiàn)圖像采集和處理時(shí)，帶有PCI接口的圖像采集卡就不適用。為此，這里提出一種適用于嵌入式系統(tǒng)的數(shù)字圖像采集模塊設(shè)計(jì)方案，實(shí)現(xiàn)圖像數(shù)據(jù)采集、“乒乓”模式圖像數(shù)據(jù)的緩存、圖像數(shù)據(jù)的采集模塊外部接口，并保證圖像采集的高速性和連續(xù)性。

　　2 圖像采集系統(tǒng)設(shè)計(jì)

　　圖1為圖像采集系統(tǒng)框圖。該系統(tǒng)包括OV7620圖像數(shù)據(jù)采集板、FPGA的圖像數(shù)據(jù)接收緩存板、兩片SRAM構(gòu)成的高速緩存以及系統(tǒng)外部接口。OV7620圖像數(shù)據(jù)采集板主要完成圖像數(shù)據(jù)采集，其圖像數(shù)據(jù)總線、幀圖像數(shù)據(jù)時(shí)鐘、幀同步信號(hào)、行同步信號(hào)與FPGA圖像數(shù)據(jù)接收緩存板相連，FPGA協(xié)調(diào)兩片SRAM“乒乓模式”的讀寫(xiě)操作，并完成模塊的外部接口。

　　2．1 OV7620圖像數(shù)據(jù)采集板

　　數(shù)字圖像采集模塊的核心是圖像傳感器。OV7620內(nèi)置640x480的圖像陣列，每秒可輸出30幀以上的圖像；并集成有諸如曝光控制、伽馬、增益、白色控制、彩色矩陣、彩色飽和度、色彩控制、窗口等照相功能。該器件能夠通過(guò)串行SCCB接口編程，通過(guò)編程實(shí)現(xiàn)8位和16位格式的輸出。

　　2．1．1 OV7620電路設(shè)計(jì)

　　該系統(tǒng)設(shè)計(jì)采用OV7620的電路如圖2所示。其中，SBB引腳接跳線，用于設(shè)置OV7620在復(fù)位時(shí)讀取引腳狀態(tài)或I2C方式配置；UV2引腳接上拉電阻，選擇0V7620為QVGA工作狀態(tài)（320x240）；Y3引腳接上拉電阻，選擇OV7620為RGB數(shù)據(jù)格式輸出：Y1引腳接上拉電阻，選擇 OV7620位逐行掃描模式；PWDN引腳接地，OV7620不能工作在睡眠模式；UV0~UV7，Y0～Y7，XCLKl，HSYNC，VSYNC，PCLK，HREF，F(xiàn)ODD，F(xiàn)REX接26針的插座，與FPGA相連，由 FPGA輸出時(shí)鐘和控制信號(hào)控制0V7620。在PCB設(shè)計(jì)時(shí)，應(yīng)將模擬電源和數(shù)字電源、模擬地和數(shù)字地分開(kāi)。電源的輸入引腳接O．1μF的去耦電容和 47μF的防止電源“浪涌”的電容。模擬地和數(shù)字地分開(kāi)布線，最后在一點(diǎn)接地。晶體振蕩器應(yīng)盡可能靠近器件放置，使其起振效果達(dá)到最佳。

　　2．1．2 OV7620模塊與FPGA板的連接

　　圖3為0V7620模塊與FPGA板的接口電路，其中3．3 V和GND是由FPGA板供電接口，UV0～UV7及Y0～Y7是圖像數(shù)據(jù)的輸出總線，VSYNC是圖像幀同步信號(hào)，HREF是圖像的行同步信號(hào)，PCLK是圖像數(shù)據(jù)時(shí)鐘在時(shí)鐘的上升沿，圖像數(shù)據(jù)發(fā)生跳變。

　　2．1.3 MSP430F1121組成I2C配置電路

　　設(shè)計(jì)中采用MSP430Fll2l單片機(jī)配置OV7620，單片機(jī)通過(guò)JTAG接口下載程序，接入32．768 kHz的低速晶體振蕩器，供單片機(jī)使用。單片機(jī)的P1．1，P1．0端口分別作為I2C總線的SCLK，SDA引腳，各接10 kΩ電阻上拉到3.3 V，增強(qiáng)了總線的驅(qū)動(dòng)能力。單片機(jī)內(nèi)部程序?qū)崿F(xiàn)P1．1和P1．0組成的I2C總線。