新聞中心

EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > 設(shè)計(jì)合理的高速總線測試方法

設(shè)計(jì)合理的高速總線測試方法

作者: 時(shí)間:2012-03-13 來源:網(wǎng)絡(luò) 收藏

就在幾年前,許多設(shè)計(jì)工程師還在苦苦掙扎于步履沉重的和I/O速度,而每12~18個(gè)月各種處理器的運(yùn)行速度就增加一倍。而后,幾乎是一夜之間,和I/O技術(shù)開始發(fā)生變化。速度加倍,而后又增加一倍。緊接著,如源同步時(shí)鐘等新型解決方案和低壓差分信號(LVDS)的小數(shù)據(jù)有效窗帶來的挑戰(zhàn),使測量、驗(yàn)證和確認(rèn)比以往更為重要。而帶來此性能提高的完全相同的力量,也使插入設(shè)備變得更具有侵略性。

但現(xiàn)在已有新的工具和,可盡量減少對設(shè)計(jì)的影響。然而,現(xiàn)在必須在設(shè)計(jì)的最初階段就仔細(xì)地對進(jìn)行規(guī)則。如今不再有可能建造一個(gè)原型,而后簡單地在線上進(jìn)行焊接以連接示波器或邏輯分析儀,必須是整個(gè)設(shè)計(jì)規(guī)劃中的一部分。

本文引用地址:http://m.butianyuan.cn/article/149441.htm

不幸地是,數(shù)字設(shè)計(jì)工程師已采用多年的技術(shù)和工具不再可行?,F(xiàn)今的設(shè)計(jì)工程師如果不廣泛建模和采用Spice仿真,甚至根本無法想像進(jìn)行每秒千兆位的設(shè)計(jì)。當(dāng)然,其中也不乏有人繼續(xù)用與4MHz處理器的黃金時(shí)期同樣的工具和,試圖對電路進(jìn)行故障定位和調(diào)試。

為實(shí)現(xiàn)速度上的突破,HyperTransport、InfiniBand和RapidIO等技術(shù),采用了如LVDS等“新”電氣規(guī)范,并以高效點(diǎn)對點(diǎn)總線結(jié)構(gòu)替代了傳統(tǒng)的多點(diǎn)接入(multidrop)總線。突然間,數(shù)字設(shè)計(jì)工程師從舒適的0和1的世界,轉(zhuǎn)而挺進(jìn)到高頻模擬世界。那些在場與波里上了第一課,而后在黑夜中驚呼,現(xiàn)在正在被拉回傳輸線理論、反射以及甚至是S參數(shù)的真實(shí)課堂。

由于當(dāng)今總線的高頻效應(yīng)和新型拓?fù)浣Y(jié)構(gòu),設(shè)計(jì)工程師需要更有效地使用測試設(shè)備,以確定信號完整性和數(shù)據(jù)完整性。同時(shí),仿真和評估工具不斷成熟與改進(jìn),新型總線技術(shù)局限了那些工具的使用。

例如,模型是從學(xué)習(xí)和觀察開始構(gòu)建的。當(dāng)市場上出現(xiàn)新型總線時(shí),提供給大多數(shù)工程師的信息十分有限。大部分情部下,領(lǐng)先的技術(shù)采用者把它們當(dāng)作其知識產(chǎn)權(quán),在技術(shù)成為主流技術(shù)之前,不愿與人分享信息。所以,在采用這些技術(shù)的初期,測試工具和采用工具進(jìn)行調(diào)試和確認(rèn)的能力十分關(guān)鍵。

利用老式4MHz微處理器或USB1.1設(shè)備,100MHz示波器或任何示波探測手持裝置就足夠用了。它們可以應(yīng)付1.5Mbps/或甚至12Mbps的設(shè)備。而對480Mbps USB速率來說,如示波探測這樣簡單的事情都會動態(tài)影響到系統(tǒng)。

測試設(shè)備測量選擇對如通過1GHz時(shí)鐘“兩級泵激”(double-pumping)數(shù)據(jù)的HyperTransport鏈路這樣的先進(jìn)系統(tǒng)有多大影響呢?由于創(chuàng)建與保持時(shí)間減少,數(shù)據(jù)捕獲尤其受到影響。事實(shí)上,新技術(shù)的出現(xiàn)已帶來了新的術(shù)語。創(chuàng)建與保持時(shí)間現(xiàn)在已經(jīng)是過時(shí)的術(shù)語了。現(xiàn)在,數(shù)據(jù)傳輸被稱為“數(shù)據(jù)有效窗”,它是創(chuàng)建、保持和壓擺的結(jié)合。

想當(dāng)初,1992年的Intel Pentium前端總線(FSB)具有5ns的創(chuàng)建時(shí)間和5V的壓擺?,F(xiàn)在,InfiniBand和RapidIO的數(shù)據(jù)有效窗為250ps,差分壓擺為200mV。

相較于1992年Intel FSB,現(xiàn)在InfiniBand規(guī)格數(shù)據(jù)有效窗減小20倍,壓擺減少25倍,delta值為500。換而言之,當(dāng)今的總線僅消耗了1992年P(guān)entium FSB 0.2%的能量。

從傳統(tǒng)多的多點(diǎn)接入總線到點(diǎn)對點(diǎn)技術(shù)的變化帶來了另一個(gè)挑戰(zhàn)。多點(diǎn)接入總線的最佳實(shí)例是PCI總線。采用了多個(gè)連接器,對總線進(jìn)行探測相當(dāng)容易。測試工具或測試連接被插入一個(gè)連接器,留下其他連接器以供插入真正的設(shè)備。

但是HyperTransport規(guī)范甚至沒有包括一個(gè)連接器。那么設(shè)計(jì)工程師如何對總線進(jìn)行探測呢?這種挑戰(zhàn)并不僅限于HyperTransport。運(yùn)行于133MHz的 PCI-X也只有一個(gè)插槽,如果插入了測試工具,該插槽也無法再提供真正的設(shè)備使用了。

PCI-X和Accelerated Graphics Port2.0(AGP4X)的解決方案為一種內(nèi)插板設(shè)計(jì)。這是一塊插入主板上的連接器的卡板,同時(shí)為應(yīng)用設(shè)備提供連接器以及為邏輯分析儀提供通道。該解決方案要求極其仔細(xì)的內(nèi)插板設(shè)計(jì),以防止信號歪斜和對目標(biāo)系統(tǒng)產(chǎn)生負(fù)載。

內(nèi)插板設(shè)計(jì)方法在高達(dá)133MHz時(shí)鐘速率工作良好,甚至對于如266MTps DDR SDRAM數(shù)據(jù)兩級泵激系統(tǒng)都是一種非常穩(wěn)定的設(shè)計(jì)。然而,隨著技術(shù)躍進(jìn)到533MTps或更高,內(nèi)插板設(shè)計(jì)變得太具侵略性,并將產(chǎn)生負(fù)載、反射、分支短根(STub)和不可接受的通道延遲。

現(xiàn)在存在一個(gè)難題。新技術(shù)意味著仿零點(diǎn)和模型沒有提供讓人對產(chǎn)品產(chǎn)生信心的足夠的技術(shù)細(xì)節(jié)。因而,物理測量非常關(guān)鍵,不過通過連接器的簡單連接不再可行了。

下面兩個(gè)實(shí)例顯示了解決連接難題的不同解決方案。一個(gè)實(shí)例考察怎樣針對HyperTransport鏈路設(shè)計(jì)連接器,另一個(gè)則檢查內(nèi)插板式解決方案不再可行的AGP3.0端口。兩個(gè)方案都被開發(fā)用以支持分析探測的連接。在每種情況下,設(shè)計(jì)工程師進(jìn)行廣泛的Spice仿真,以及實(shí)實(shí)在在的物理驗(yàn)證,以證明所述連接解決方案要的有效性和可靠性。

HyperTransport

作為一個(gè)創(chuàng)新型的串行連接接口,HyperTransport可以在理論值為16GBps的速率傳輸數(shù)據(jù)。物理層采用了具有800mV壓擺和200ps數(shù)據(jù)有效窗的LVDS信號技術(shù)。如前所述,由于HyperTransport沒有任何連接器,它也提出了獨(dú)特的挑戰(zhàn)。沒有連接器,對于問題根本原因的跟蹤、對于復(fù)雜時(shí)序的捕獲和對系統(tǒng)穩(wěn)定性的確認(rèn),即使不是不可能的,也會變得很困難。

為了接入HyperTransport鏈路,連接器必須被設(shè)計(jì)到目標(biāo)系統(tǒng)中。這里Spice模型顯示了HyperTransport鏈路規(guī)范、80針RobinsON Nugent連接器和Future Plus FS2240 HyperTransport分析探測器的值。此例用于說明目的。

FS2240被設(shè)計(jì)用于對兩臺HyperTranspor設(shè)備之間進(jìn)行采樣。每一個(gè)單向連接鏈路安排一個(gè)探測連接。8b鏈路包括8個(gè)數(shù)據(jù)信令、1個(gè)控制信令和1個(gè)時(shí)鐘信令,而16b鏈路包括16個(gè)數(shù)據(jù)信令、1個(gè)控制信令和2個(gè)時(shí)鐘信令。目標(biāo)設(shè)計(jì)的HyperTransport信號被通過孤立的尖端電阻連至探測器。當(dāng)探測器附著于目標(biāo)時(shí),它在每個(gè)鏈路的差分對之間僅呈現(xiàn)標(biāo)稱負(fù)載。

利用前一代嵌入式總線,對于設(shè)計(jì)工程師而言典型的測試解決方案是,在板布局設(shè)計(jì)中包含一個(gè)測試連接器。在較低的頻率上,所產(chǎn)生的分支短根(stub)對總線的影響極小。但在現(xiàn)今差分總線的頻率上,分支短根就成為不可接受的反射源。一種簡單的解決方案是對連接器連接端和鏈路之間,以尖端電阻器進(jìn)行橋接。當(dāng)不再需要測試連接時(shí),只要去掉尖端電阻器以消除分支短根相關(guān)的問題。

當(dāng)需要從設(shè)計(jì)走向制造時(shí),只要不加載尖端電阻器和連接器,僅留下連接器的連接端。該解決方案還有一個(gè)隱藏的好處:如果產(chǎn)品在現(xiàn)場失效,或整個(gè)產(chǎn)品系列出現(xiàn)問題,很容易連至總線以驗(yàn)證操作。簡單地加載連接器和尖端電阻,板就準(zhǔn)備好可以進(jìn)行測試了。

為使對目標(biāo)HyperTransport的影響降至最小,必須仔細(xì)地將連接設(shè)計(jì)到電路中。這些通過采用Spice模型作為電路仿真的一部分而實(shí)現(xiàn)。正確的尖端電阻值、連接器的放置和線路長度,對于組合連接器和減小對鏈路的影響都很重要。目標(biāo)設(shè)計(jì)要求包括:從驅(qū)動設(shè)備到連接器的延遲得到補(bǔ)償;到連接器的最大刻蝕長度有限;從目標(biāo)信號到尖端電阻器的分支短根長度最小。

圖1顯示了從驅(qū)動器到的Robinson Nugent連接器的推薦的刻蝕長度。注意,在數(shù)據(jù)鏈路和時(shí)鐘線之間線路長度之差必須在±0.02英寸范圍內(nèi)。還有,差分對之間的線路長度之差限制在±0.02英寸??傊瑥尿?qū)動器到連接器之間的線路長度被定義在小于4英寸。

為幫助設(shè)計(jì)工程師對設(shè)計(jì)進(jìn)行的優(yōu)化,也確定了線路的阻抗值。在226Ω尖端電阻輸入側(cè)的最小信號電壓應(yīng)為550mV標(biāo)稱值,如HyperTransport規(guī)范。給出的值基于1GHz的時(shí)鐘頻率,如果時(shí)鐘頻率低于1GHz,可以采用更長的線路長度。

仿真得出的預(yù)計(jì)顯示了設(shè)計(jì)中沒有連接器或尖端電阻器的數(shù)據(jù)線的信號特性(圖2a),和在設(shè)計(jì)中加入連接器和226Ω尖端電阻器的信號特性(圖2b)。scope-like波形顯示增加連接器、226Ω尖端電阻器以及我們的分析探測裝置,導(dǎo)致小于7%的信號減弱。

如同工程學(xué)中的每件情一樣,該解決方案也有折衷。它要求在板上留有空間以安裝連接器,包括禁用區(qū)以連接FS2240測試連接器的外殼。選擇80針RobinsonNugent連接器的原因之一在于它小巧的外型尺寸和高頻特性。到目前為止,最大的折衷是在連接器內(nèi)設(shè)計(jì)所要做的工作。

增加測試連接器要求進(jìn)行規(guī)劃。不事先考慮好就意味著你將無法對電路進(jìn)行測試,或者你以后需要增加連接器。第一種情況將導(dǎo)致出售沒有進(jìn)行完整特性定義的產(chǎn)品,在第二種情況下,增加連接器會嚴(yán)重延遲產(chǎn)品開發(fā)。像生活中的大多數(shù)事情一樣,開始時(shí)的一點(diǎn)點(diǎn)計(jì)劃,將在后來節(jié)省大量的時(shí)間和金錢。

71.jpg

AGP3.0

這一代產(chǎn)品具有800mV壓擺,266MTps(4X)和533MTps(8X)的數(shù)據(jù)速率。前一代產(chǎn)品AGP2.0具有266MTps最大數(shù)據(jù)速率,但壓擺為1.5V。采用533MTps的速率,壓擺減小50%,使采用AGP4X內(nèi)插板極為困難,甚至是不可能的。

給定AGP信號特性和總線帶寬,與針對HyperTransport所做的相類似,另一款連接器的設(shè)計(jì)將非常困難。所以,我們開發(fā)出一種獨(dú)特的探測解決方案,利用現(xiàn)在PCI連接器的長處,同時(shí)防止了內(nèi)插板可能引致的信號延遲和負(fù)載。

連接解決方案為一種柔性/局部柔性(stiffened-flex)性PCB,它直接焊接到目標(biāo)AGP連接器后端(焊接端)。如圖3所示,探測器適配器將包括獨(dú)立的尖端電阻器和用于探測器線纜適配器的連接器,見圖4的說明。

探測器適配器的所有元件安裝在與目標(biāo)相對的一側(cè),這支持了目標(biāo)上適配器的嵌入安裝。采用柔性電路以附著于連接器,最大限度地利用了板空間,并保持了信號的完整性。它也提供了一種能夠被用于量產(chǎn)系統(tǒng)和原型板的連接系統(tǒng)。

該解決方案必須要求在目標(biāo)AGP連接器附近有一小塊元件禁用區(qū)。由于新型主板的密度增加,這一要求對于一些量產(chǎn)產(chǎn)品也許很困難。此外,從連接器的穿孔必須足夠長以焊上柔性電路。一旦附著了柔性電路,就很難去掉而不在不經(jīng)意之間損壞探測器適配器。這樣,鑒于所有實(shí)際的原因,探針應(yīng)當(dāng)被當(dāng)作消耗品。



評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉