現(xiàn)場可編程門陣列的供電原理介紹
加入技術(shù)交流群
該器件可用于多個終端市場，例如通信基礎(chǔ)設(shè)施、工業(yè)和儀器儀表、醫(yī)療保健以及高端消費(fèi)電子市場。在這些終端市場的主要應(yīng)用是分布式電源系統(tǒng)中的負(fù)載點(diǎn)穩(wěn)壓器。
雖然DC-DC穩(wěn)壓器的功效遠(yuǎn)高于LDO，但通常認(rèn)為其噪聲太高，無法在不顯著降低其它參數(shù)性能的情況下，直接為高性能模數(shù)轉(zhuǎn)換器供電。模數(shù)轉(zhuǎn)換器的噪聲至少有兩個來源：通過電源紋波直接耦合至轉(zhuǎn)換器中的噪聲，以及磁耦合效益引起的噪聲。
圖5所示為一種實(shí)驗(yàn)室設(shè)置，針對采用低噪聲LDO供電和采用開關(guān)穩(wěn)壓器ADP2114供電兩種情況，比較一個16位、125MSPS模數(shù)轉(zhuǎn)換器的性能。評估所用的AD9268可實(shí)現(xiàn)非常低的噪聲，信噪比(SNR)為78dB。DC-DC轉(zhuǎn)換器貢獻(xiàn)的額外噪聲或雜散成分很容易反映在該模數(shù)轉(zhuǎn)換器的輸出頻譜中，因此-152dBm/Hz的低本底噪聲使它非常適合評估開關(guān)電源。
圖5 開關(guān)電源供電測試
我們將ADP2114與低噪聲LDO穩(wěn)壓器進(jìn)行比較。高性能、16位、125MSPS AD轉(zhuǎn)換器AD9268的評估結(jié)果表明：采用開關(guān)穩(wěn)壓器ADP2114供電與采用低噪聲LDO穩(wěn)壓器供電相比，性能未受影響。
因此，ADP2114可以為用戶提供可配置能力、多樣化功能和靈活性，并且具有低噪聲特性和高轉(zhuǎn)換效率。同時能夠滿足各種客戶負(fù)載點(diǎn)電源要求，性價比高，是FPGA、ASIC、DSP和微處理器供電的理想選擇。ADI公司提供網(wǎng)絡(luò)工具可方便設(shè)計導(dǎo)入，同時提供評估板，有助于實(shí)現(xiàn)快速導(dǎo)入。
更多詳細(xì)內(nèi)容，敬請登陸中電網(wǎng)在線座談網(wǎng)址：http://seminar.eccn.com
問答選編
問：印刷電路板中大電流供電，除加寬導(dǎo)電銅箔外，是否需要進(jìn)一步采取鍍錫等措施？
答：加鍍錫一定程度上可以加大散熱面積，但是效果不一定特別明顯，最好還是加寬加厚導(dǎo)電銅箔。
問：在供電時，如果沒考慮上電順序，對整個系統(tǒng)的運(yùn)行會有什么影響？
答：這個問題要針對系統(tǒng)的各個功能模塊對上電的要求，如果系統(tǒng)中的某些電路對上電有嚴(yán)格的順序，沒有考慮到的話，很可能導(dǎo)致系統(tǒng)不工作。
問：電源紋波對FPGA性能有何影響？
答：工作時期的電源紋波要求、供電系統(tǒng)的壓降、電源通路的等效阻抗設(shè)計等參數(shù)都是用戶要特別留意的。建議在做大設(shè)計的時候一定要做電源完整性仿真，且要嚴(yán)格滿足設(shè)計約束。
問：在IPTV系統(tǒng)中的FPGA供電電源有什么要求嗎？
答：IPTV系統(tǒng)中FPGA的電源需求比較復(fù)雜，多達(dá)三種供電要求：內(nèi)核電壓、I/O電壓和輔助電壓。為了實(shí)現(xiàn)可靠的系統(tǒng)性，必須對這些排序，需要用電壓管理芯片。
問：I/O是否可以承受5V電壓？
答：這個取決于I/O的供電電壓。如果數(shù)字部分是5V供電，那么就可以。
問：ADP2118的輸出電感和電容如何選擇？它和負(fù)載電流、緩升時間有多大關(guān)系?
答：ADP2118為內(nèi)部補(bǔ)償器件，因此對輸出電感電容有一定的限制，輸出電容一般不能小于47uF，輸出電感建議為0.8~3.3uH（針對頻率設(shè)置為1.4MHz）、1.5~3.3uH（針對頻率設(shè)置為700kHz）。輸出電感電容的選擇和負(fù)載電流、軟啟動時間并無太大關(guān)系。
問：ADP2114的PWM頻率是多大？都有什么封裝形式的？
答：有三種頻率可以選擇：300kH、600kHz、1.2MHz。封裝只有一種，即LFCSP，CP-32-2。
問：ADP2114強(qiáng)制PWM工作是如何降低EMI的？
答：ADP2114強(qiáng)制PWM工作時，將使芯片在整個負(fù)載范圍內(nèi)始終工作在同一個恒定頻率，因此相比較PFM/PWM自動模式（開關(guān)頻率會在輕載時自動變化）來說，PWM工作能夠降低系統(tǒng)EMI以及系統(tǒng)噪聲。
問：FPGA電源的斜升時間（ramp-time）有哪些要求？
答：為確保供電，核心電壓VCCINT校正時間必須在一定范圍內(nèi)。對于一些FPGA，過大的校正時間會產(chǎn)生更長時間的供電電流，由于在變壓器啟動treashold中VCCINT需要更長時間。開啟校正時間長會引起熱壓力，如果電源向FPGA提供大電流。一些DC/DC變壓器提供可調(diào)節(jié)軟啟動，允許通過一個外部電容器控制校正時間。校正時間取決于FPGA制造商，典型取值為50ms~100ms。
問：FPGA供電電源的電壓功耗如何估計？電源功耗取決于哪些因素？
答：可以根據(jù)公式：Pd=(Vin-Vout)(IL)+(VIn)(Iground)，其中IL是負(fù)載電流，根據(jù)公式可以看出與輸入、輸出電壓、負(fù)載電流、對地電流有關(guān)。
問：電路如何設(shè)計才能得到低紋波、低EMI、低噪聲電源？
答：首先選擇的電源應(yīng)該是低紋波、低噪聲的電源，其次就是布局布線要參考芯片資料給出的建議。
本文引用地址：http://m.butianyuan.cn/article/149829.htm
評論