新聞中心

EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計應(yīng)用 > 抗SEU存儲器的設(shè)計的FPGA實現(xiàn)

抗SEU存儲器的設(shè)計的FPGA實現(xiàn)

作者: 時間:2010-11-21 來源:網(wǎng)絡(luò) 收藏

本文引用地址:http://m.butianyuan.cn/article/151322.htm

  5 結(jié)束語

  本中的抗可通過ACTEL的ProAsic系列A3P400 ,并可使用與其配套的Liber08.5 EDA工具進(jìn)行代碼的編輯和原理圖的繪制,并進(jìn)行功能仿真與電路的綜合。通過仿真可以看到,本可以達(dá)到預(yù)期的目的,它既可的抗設(shè)計,又可以滿足對使用靈活性的要求,而且具有功能完善、適應(yīng)性強、電路簡單等特點,非常適用于星載RAM的抗輻射電路設(shè)計。


上一頁 1 2 3 下一頁

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉