抗SEU存儲(chǔ)器的設(shè)計(jì)的FPGA實(shí)現(xiàn)
5 結(jié)束語(yǔ)
本設(shè)計(jì)中的抗SEU存儲(chǔ)器的設(shè)計(jì)可通過ACTEL的ProAsic系列A3P400 FPGA實(shí)現(xiàn),并可使用與其配套的Liber08.5 EDA工具進(jìn)行代碼的編輯和原理圖的繪制,并進(jìn)行功能仿真與電路的綜合。通過仿真可以看到,本設(shè)計(jì)可以達(dá)到預(yù)期的目的,它既可實(shí)現(xiàn)存儲(chǔ)器的抗SEU設(shè)計(jì),又可以滿足對(duì)存儲(chǔ)器使用靈活性的要求,而且具有功能完善、適應(yīng)性強(qiáng)、電路簡(jiǎn)單等特點(diǎn),非常適用于星載RAM的抗輻射電路設(shè)計(jì)。
評(píng)論