基于DSP的1553B總線系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)

3 接口電路的硬件設(shè)計(jì)
系統(tǒng)的硬件電路主要包括：DSP模塊、1553B總線接口模塊、邏輯綜合模塊。系統(tǒng)的結(jié)構(gòu)框圖如圖2所示。

3．1 DSP模塊
DSP芯片功能強(qiáng)、體積小、使用方便靈活，被眾多領(lǐng)域廣泛應(yīng)用。F2812是TI公司推出的采用高性能靜態(tài)CMOS技術(shù)的32位定點(diǎn)數(shù)字信號(hào)處理器，器件上集成了多種先進(jìn)的外設(shè)，為現(xiàn)代控制領(lǐng)域應(yīng)用提供了良好的控制核心。F2812的地址線為19位，數(shù)據(jù)線為16位。其特點(diǎn)有：1)采用高性能靜態(tài)CMOS技術(shù)，其供電電壓為3．3 V，采用哈佛總線結(jié)構(gòu)和流水線操作，具有150 MIPS的運(yùn)算能力，可單周期執(zhí)行32位×32位的乘和累加操作(MAC)或雙16位×16位MAC運(yùn)算；2)片上存儲(chǔ)器包括128 k×16 Flash存儲(chǔ)器、18 k×16的片內(nèi)RAM、4 k×16的Boot ROM大容量的片內(nèi)RAM可滿足大多數(shù)設(shè)計(jì)要求，無(wú)需擴(kuò)展片外存儲(chǔ)器，既降低了成本又使硬件設(shè)計(jì)變得簡(jiǎn)潔；3)具有外部中斷擴(kuò)展(PIE)模塊，可支持多達(dá)45個(gè)外部中斷，最多可達(dá)56個(gè)的可編程通用輸入／輸出(GPIO)引腳，帶有豐富的接口模塊包括2個(gè)串行通信接口(SCI)、串行外設(shè)接口(SPI)和多通道緩沖串口(MeBSP)，為建立信號(hào)處理平臺(tái)提供基礎(chǔ)。
3．2 1553B接口電路
傳統(tǒng)的1553B接口卡設(shè)計(jì)時(shí)采用BU-61580接口芯片，采用70引腳的雙列直插式組件(DIP)封裝，5 V供電，考慮到本系統(tǒng)的DSP芯片F(xiàn)2812的I／O是3．3 V電平，所以1553B總線接口電路采用DDC公司的首款全3．3 V的1553B接口芯片BU-64843，無(wú)需電平轉(zhuǎn)換，簡(jiǎn)化了硬件電路設(shè)計(jì)，采用該芯片80-pin陶瓷扁平封裝更加方便用戶進(jìn)行硬件電路設(shè)計(jì)。BU-434843內(nèi)部還集成了雙收發(fā)器邏輯、編解碼器、協(xié)議邏輯、內(nèi)存管理和中斷控制邏輯，支持BC／RT／MT模式，還提供了一個(gè)4 kB的內(nèi)部共享靜態(tài)RAM和與處理器總線之間的緩沖接口。
BU-64843與微處理器或外部存儲(chǔ)器接口非常靈活，可與8位、16位多種微處理器相連接，并且可以實(shí)現(xiàn)無(wú)縫連接或者只需很少的粘和邏輯電路。BU-64843有2種工作模式：透明模式(TRANSPARENT)和緩沖模式(BUFFERED)。透明模式時(shí)芯片可以尋址64 KB，即可以尋址到其外部的RAM，這時(shí)需要為其配置外部RAM。一般應(yīng)用透明模式時(shí)。在BU-64843協(xié)議芯片和CPU之間配置雙口RAM。而在二者的數(shù)據(jù)總線和地址總線之間需要使用隔離器。緩沖模式時(shí)只尋址其內(nèi)部的4 KB字的RAM，地址單向，可直接由CPU驅(qū)動(dòng)，不需要使用總線隔離器。另外，BU-64843還根據(jù)微處理器是否具有READY(握手信號(hào))選擇零等待和非零等待方式。非零等待是指在微處理器對(duì)BU-64843進(jìn)行并行總線(讀、寫(xiě))操作時(shí)，BU-64843內(nèi)部邏輯電路若有操作時(shí)，微處理器需要等待BU-64843準(zhǔn)備好。當(dāng)BU-64843準(zhǔn)備好時(shí)，就輸出READY信號(hào)。在這種情況下。應(yīng)將BU-64843的READY信號(hào)接到微處理器的READY信號(hào)上，并設(shè)置微處理器的等待方式受READY控制。16位緩沖模式是最常用的接口形式。提供一個(gè)與16位或32位微處理器共享RAM的緩沖器接口，在這種接口中，BU-64843的內(nèi)部地址／數(shù)據(jù)緩沖器使其與微處理器的地址，數(shù)據(jù)隔離。一般在傳輸數(shù)據(jù)量比較少，BU-64843內(nèi)的4 KB RAM足夠用時(shí)?？蛇x用16位緩沖非零等待模式。在該模式下將引腳16／8#置為高電平，TRANSPARENT／B-UFFERED#置為低電平，ZERO_WAIT#置為高電平。工作在緩沖方式下，占用16位數(shù)據(jù)總線和12位地址總線，其所有的控制信號(hào)由FPGA的譯碼電路產(chǎn)生，通過(guò)中斷方式與F2812通信，因此BU-64843的中斷引腳INT與F2812的外部中斷XINTl連接；BU-64843總線接口有2個(gè)數(shù)據(jù)通道，通道A和通道B，這是為了保證通信的可靠性而采取的冗余設(shè)計(jì)，在實(shí)際的工程中也使用2個(gè)通道，通過(guò)軟件選擇任意通道進(jìn)行數(shù)據(jù)傳輸。BU-64843通過(guò)2個(gè)耦合變壓器PM-DB2755與外部的屏蔽雙絞線連接：16 MHz有源晶振作為時(shí)鐘輸入。