SOPC的運(yùn)動視覺處理系統(tǒng)

（1） Nios II嵌入式處理器

Nios II嵌入式處理器是一款通用的 RISC結(jié)構(gòu)的 CPU，它定位于廣泛的嵌入式應(yīng)用。在 Nios II IDE集成開發(fā)環(huán)境中，按照操作提示添加、設(shè)置相關(guān)參數(shù)，在幾分鐘之內(nèi)就能生成一個(gè) Nios II嵌入式處理器。其硬件開發(fā)過程為：

① 分析系統(tǒng)所要完成的功能、達(dá)到的性能

② 啟動 SOPC Builder，選取具體的 FPGA型號

③ 定義 CPU，外圍器件，存儲系統(tǒng)等模塊

④ 為各個(gè)模塊分配基地址和中斷請求號（IRQ）

⑤ 生成 Nios系統(tǒng)模塊，引腳鎖定，編譯軟件開發(fā)過程為：

① 在 SOPC Builder中啟動 Nios II IDE

② 創(chuàng)建 C/C++軟件工程，并指定目標(biāo)硬件

③ 利用工程模本編寫相應(yīng)的程序

④ 編譯后，即可下載到硬件中運(yùn)行

Nios II IDE中可以采用 C/C++或者匯編語言進(jìn)行程序的編寫，其文件擴(kuò)展名分別為 .c和.s。一個(gè)單獨(dú)的 Nios II/f CPU大約需要占用 1800個(gè) LEs，如果再添加一些定時(shí)器，外圍器件等，那么占用的邏輯單元會進(jìn)一步增加。

（2）數(shù)字信號處理塊

Stratix II系列 FPGA內(nèi)部具有數(shù)字信號處理塊（ DSP Blocks，DSP塊）。數(shù)字信號處理塊可以支持不同數(shù)據(jù)寬度的乘法器（ 9×9、18×18、36×36）和操作模式（乘法運(yùn)算、復(fù)數(shù)乘法運(yùn)算、乘加運(yùn)算和乘法累加運(yùn)算），每個(gè) DSP塊提供了 2.8 GMACS的 DSP數(shù)據(jù)吞吐量。最大 Stratix II器件 EP2S180內(nèi)部含有 96個(gè)數(shù)字信號處理塊，能夠提供了 284 GMACS的吞吐量，可以支持 384個(gè) 18×18乘法器。此外，數(shù)字信號處理塊增加了新的舍入和飽和支持，便于將 DSP固件代碼導(dǎo)入 FPGA。一些應(yīng)用如話音處理，由于存放數(shù)據(jù)的存儲緩沖是固定寬度，可以使用舍入和飽和?，F(xiàn)在采用了支持舍入和飽和的數(shù)字信號處理塊，可以很方便地將基于 DSP處理器的設(shè)計(jì)導(dǎo)入到 FPGA中進(jìn)行實(shí)現(xiàn)。

在 Altera的可編程器件上進(jìn)行 DSP系統(tǒng)設(shè)計(jì)，需要有同時(shí)支持高級的算法和硬件描述語言的開發(fā)工具。MathWorks的 MATLAB和 Simulink系統(tǒng)級的設(shè)計(jì)工具具備了算法開發(fā)、仿真、驗(yàn)證能力。Altera的 DSP Builder將這些工具與 Altera的開發(fā)工具組合在一起，提供了一個(gè)系統(tǒng)設(shè)計(jì)、算法設(shè)計(jì)和硬件設(shè)計(jì)共享的 DSP開發(fā)平臺。

（3）視頻圖像處理
IP核第三方提供有許多應(yīng)用于通信、圖像編解碼、視頻處理的可定制 IP核。合理地利用這些 IP核，在保證性能與可靠性的同時(shí)，可以大大縮短開發(fā)時(shí)間。下面介紹的是色彩空間轉(zhuǎn)換 IP。