FPGA高速收發(fā)器設(shè)計(jì)原則

FPGA高速收發(fā)器設(shè)計(jì)原則

高速收發(fā)器(SERDES)的運(yùn)用范圍十分廣泛， 包括通訊、計(jì)算機(jī)、工業(yè)和儲(chǔ)存，以及必須在芯片與芯片/模塊之間、或在背板/電纜上傳輸大量數(shù)據(jù)的系統(tǒng)。但普通高速收發(fā)器的并行總線設(shè)計(jì)已無(wú)法滿足現(xiàn)在的要求。將收發(fā)器整合在FPGA中，成為解決這一問(wèn)題的選擇辦法。
　　高速設(shè)計(jì)用FPGA
　　具備嵌入式數(shù)Gb收發(fā)器的低功耗FPGA架構(gòu)，它能讓設(shè)計(jì)人員利用高生產(chǎn)率的EDA工具提供實(shí)體層和邏輯層建構(gòu)模塊，研發(fā)出低成本的小型系統(tǒng)，使得設(shè)計(jì)師能夠快速解決協(xié)議和速率的變化問(wèn)題，以及為了提高性能和增加新功能時(shí)，必須進(jìn)行設(shè)計(jì)修改所面臨的重新編程問(wèn)題，這些迫切需求的靈活性無(wú)法在ASIC和ASSP方案中獲得。FPGA提供了一種單芯片解決方案，克服了多芯片方案中的互通作業(yè)、布線和功率問(wèn)題。FPGA中的收發(fā)器在克服訊號(hào)完整性問(wèn)題的同時(shí)，也能工作在一系列不同的系統(tǒng)或協(xié)議環(huán)境中。
　　收發(fā)器選擇考慮
　　收發(fā)器的選擇對(duì)于要獲得所需的功能設(shè)計(jì)而言相當(dāng)關(guān)鍵。設(shè)計(jì)師必須在設(shè)計(jì)初期階段就分析收發(fā)器的功能和性能，并融合頻寬需求、協(xié)議、多媒體類型、EMC和互通作業(yè)性所決定的設(shè)計(jì)準(zhǔn)則指導(dǎo)選擇。收發(fā)器的選擇應(yīng)該包括規(guī)格的符合性驗(yàn)證；針對(duì)抖動(dòng)、噪音、衰減和不連續(xù)性等不利條件下的免疫能力或補(bǔ)償能力；以及應(yīng)用中的傳輸媒介的類型。根據(jù)目前多數(shù)組件存在的收發(fā)器錯(cuò)誤紀(jì)錄，不難發(fā)現(xiàn)將混合訊號(hào)收發(fā)器整合在數(shù)字電路FPGA中僅取得了有限的成功。因此，系統(tǒng)設(shè)計(jì)師在驗(yàn)證市場(chǎng)需求時(shí)要特別小心，要緊盯著制程、電壓、溫度、核心以及I/O端口，還有硅芯片生產(chǎn)能力等各方面的驗(yàn)證工作。
　　評(píng)估收發(fā)器發(fā)射性能的重要工具是眼圖。這是建構(gòu)在一系列分層PRBS周期上的發(fā)射機(jī)波形圖量度。透過(guò)利用眼狀模板，眼圖可用來(lái)顯示特定指針的符合性。如果波形沒(méi)有侵占眼圖模板的張開(kāi)區(qū)，通常意味著它符合抖動(dòng)、噪音和幅度指針。另外，為確保采用隨機(jī)性較高的PRBS序列，并將在示波器上擷取的波形采樣數(shù)量減到最少，以便它們不會(huì)被錯(cuò)誤地表征較差的PRBS性能，需要一個(gè)非常謹(jǐn)慎的方案。
　　在決定生產(chǎn)制程時(shí)，收發(fā)器眼圖性能更顯重要。在選擇正確組件時(shí)還有下述許多其它因素要考慮。
　　訊號(hào)完整性
　　對(duì)芯片內(nèi)或芯片與模塊間的通訊來(lái)說(shuō)，無(wú)論通訊是透過(guò)背板、電纜還是同一電路板上的直接連接，具有嵌入式收發(fā)器的FPGA都是理想的選擇。用串行收發(fā)器取代平行高速總線可簡(jiǎn)化系統(tǒng)設(shè)計(jì)。在速度高時(shí)，并行總線容易遭受干擾和串?dāng)_，使得布線相當(dāng)復(fù)雜，有時(shí)甚至無(wú)法實(shí)現(xiàn)。而極具強(qiáng)韌性的串行收發(fā)器能簡(jiǎn)化布局設(shè)計(jì)，減少零組件和連接器數(shù)量，還能減少PCB層數(shù)。在具有相同的總線頻寬時(shí)，串行接口的功耗也比并行端口小。
　　但收發(fā)器的更高數(shù)據(jù)率意味著非理想的傳輸線效應(yīng)會(huì)使布線更加困難。人們普遍采用FR4板進(jìn)行PCB設(shè)計(jì)，因?yàn)镕R4的制造通常采用玻璃纖維和環(huán)氧材料，因此具有容易制造、阻燃、易鉆孔、低成本等特點(diǎn)。遺憾的是，當(dāng)數(shù)據(jù)率較高時(shí)，各層中的銅線會(huì)產(chǎn)生‘趨膚效應(yīng)’，高頻訊號(hào)掠過(guò)導(dǎo)體的表面，減少了傳導(dǎo)區(qū)域，增加了訊號(hào)衰減。FPGA設(shè)計(jì)師通常對(duì)數(shù)Gb訊息信道中傳送的訊號(hào)頻率點(diǎn)了解較少，由于FR4介電材料本身對(duì)衰減的影響就極大，在只有幾Gb的數(shù)據(jù)率上，衰減有可能超過(guò)20dB。為了克服這些問(wèn)題，具有收發(fā)器的Stratix II GX FPGA包含了發(fā)射機(jī)和接收機(jī)內(nèi)部的一些功能，可繼續(xù)使用便宜的FR4 PCB材料。
　　預(yù)加重
　　在數(shù)Gb速率時(shí)，設(shè)計(jì)師無(wú)法簡(jiǎn)單地透過(guò)放大訊號(hào)解決訊號(hào)損失問(wèn)題，因?yàn)檫@將增大功耗并引起眼圖的閉合。眼圖閉合可能是由發(fā)射緩沖的阻抗變壞所引起。在布局上或連接器中，反射能量的強(qiáng)度呈現(xiàn)出近端的不連續(xù)性。預(yù)加重透過(guò)加重任何訊號(hào)變化后的第一個(gè)數(shù)據(jù)符號(hào)來(lái)對(duì)發(fā)射訊號(hào)進(jìn)行預(yù)失真處理，消除訊息信道中脈沖響應(yīng)的前端過(guò)沖和后沿拖尾。
　　Stratix II GX收發(fā)器提供可程序的預(yù)加重功能，允許用戶根據(jù)傳輸媒介和驅(qū)動(dòng)能力，在3個(gè)抽頭中選取每個(gè)抽頭13級(jí)中的任意一級(jí)。最大的預(yù)加重為500%，這對(duì)張開(kāi)1.25m Molex GbX背板上速率為6.25Gbps的眼圖來(lái)說(shuō)已經(jīng)足夠。