新聞中心

EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計應(yīng)用 > 更新傳統(tǒng)接口――串行RapidIO交換器的應(yīng)用優(yōu)勢

更新傳統(tǒng)接口――串行RapidIO交換器的應(yīng)用優(yōu)勢

作者: 時間:2010-03-03 來源:網(wǎng)絡(luò) 收藏
EMIF64 是由 Texas Instruments 開發(fā)的一款專利,在業(yè)內(nèi)多年,反響良好。但是,EMIF64 現(xiàn)正用于從未嘗試的 DSP 至 DSP 連接等。本文闡述了與以相同有效帶寬運行的 器相比,采用 FPGA 的八端口 EMIF64 器具有的優(yōu)缺點。

本文引用地址:http://m.butianyuan.cn/article/152069.htm

EMIF 標(biāo)準(zhǔn)是一種成熟、穩(wěn)定的并行外部存儲器,且已在許多中證明大有益處。但其能力僅限于主機,且需要昂貴的 CPU 中斷服務(wù)程序,以便將系統(tǒng)內(nèi)其他主機的數(shù)據(jù)傳入設(shè)備。支持 EMIF 可能還需要龐大的軟件開銷(取決于數(shù)據(jù)傳輸?shù)拇笮〖邦l率)。圖 1 所示的是的EMIF 應(yīng)用示例,通過CPU 中斷+ EDMA 方法從 CR ASIC 傳至 DSP 的傳輸形式。


通過選擇 等先進的系列接口,可實現(xiàn)諸多一般優(yōu)點:
* 可配置性及性能 C 以 1.25、2.5 及 3.125Gb的速率支持每個鏈接,且可支持多達(dá)八個 4x鏈接或十六個 1x 鏈接。具有確定性及低延時的特點,且提供無阻塞矩陣架構(gòu)。


* 控制 C RapidIO 具有可配置的 CPU 中斷控制、支持錯誤管理及通過性能監(jiān)控統(tǒng)計支持擁塞控制等特點。它還提供用于硬件錯誤恢復(fù)的 CRC 處理。


* 軟件支持 C 納入硬件終止端點從而實現(xiàn)較低的軟件開支。另外,RapidIO 只要求低水平的配置及功能支持,同時提供高度抽象的信息傳遞 API。它還具有 CPU 開銷無需由傳輸數(shù)據(jù)的大小決定(例如通過少量控制訊息)的優(yōu)點。


圖2顯示與圖1相同的應(yīng)用,而在實施時采用 RapidIO。采用此方法而不選擇 EMIF64 的具體優(yōu)點可概述為以下幾點:


* 靈活性 CEMIF64 的局限性包括:它不是一個開放式標(biāo)準(zhǔn)接口,且其帶寬限于 8Gb/s 半雙工。另外,它并非可擴展的解決方案。相反,串行 RapidIO 具有開放式標(biāo)準(zhǔn)接口、帶寬可擴展至高達(dá) 20Gb/s 及可擴展架構(gòu)。



上一頁 1 2 下一頁

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉