從并行到串行再返回：對SerDes的理解

串行化/去串行化電路，統(tǒng)稱為SerDes，為數(shù)字通信系統(tǒng)提供了重要的好處，尤其是當需要高數(shù)據(jù)速率時。

在我工程生涯的早期，我認為并行通信通常比串行通信更可取。我很欣賞同時移動所有8個（或16個，或32個…）數(shù)據(jù)位的簡單性和效率，使用一兩個控制信號進行握手，而不需要復雜的同步方案。

然而，不久之后，主流的數(shù)字通信協(xié)議——UART、SPI、I2C等——使用串行接口就變得很明顯了，我還注意到，用于專業(yè)應用的高級協(xié)議有利于串行傳輸。盡管微控制器和中央處理器（CPU）的內(nèi)部存儲、檢索和處理操作需要并行數(shù)據(jù)，這意味著串行通信需要額外的串行化和反串行化硬件。

SerDes是一種空間到時間到空間的轉(zhuǎn)換。并行數(shù)據(jù)同時傳輸?shù)加貌煌奈锢砘ミB，串行數(shù)據(jù)共享相同的物理空間但占用不同時刻（圖1）。

圖1 顯示序列化和反序列化的示例圖（圖源：德州儀器）

考慮到所有這些，讓我們來看看并行數(shù)據(jù)傳輸?shù)木窒扌?，然后我將討論一些突出?a class="contentlabel" href="http://m.butianyuan.cn/news/listbylabel/label/SerDes">SerDes概念。

為什么串行通信優(yōu)先于并行通信？

并聯(lián)傳輸?shù)囊粋€更直接的缺點是所涉及的導體數(shù)量。如果您仍在8位世界中工作，那么相對于簡單、同時的數(shù)據(jù)傳輸?shù)暮锰?，使用一組互連似乎是合理的；然而，隨著總線寬度擴展到16或32位范圍，PCB布局任務變得越來越低效和難以管理。當您不僅必須將數(shù)據(jù)從一個組件移動到另一個組件，而且必須將數(shù)據(jù)從不一個PCB移動到另外一個PCB時，問題可能會變得更加嚴重。

此外，這些并行數(shù)據(jù)線中的每一條都不僅僅是布局和布線人員所關心的問題。緊密間隔的導線或PCB跡線（如圖2所示）容易受到串擾的影響，尤其是在數(shù)字信號的高能邏輯轉(zhuǎn)換特性下，更大的導體組更難屏蔽環(huán)境電磁干擾（EMI）。

當跡線是原理圖中的線時，它們具有完美的電隔離，但在真正的PCB上，它們與附近的跡線和平面層電容耦合。

圖2 當跡線是原理圖中的線時，它們具有完美的電隔離，但在真正的PCB上，它們與附近的跡線和平面層電容耦合

對于串行，一些互連就足以傳輸任何位寬的數(shù)據(jù)字，并且您可以降低偽邏輯轉(zhuǎn)換的可能性，因為偽邏輯轉(zhuǎn)換會破壞數(shù)據(jù)或需要重新傳輸，從而降低通信質(zhì)量。

理論上，并行確實允許更快的數(shù)據(jù)傳輸，但即使是這種優(yōu)勢也比最初看起來更具偶然性。更長的跡線或?qū)Ь€意味著信號將花費更多的時間從發(fā)送器傳播到接收器，并且隨著數(shù)據(jù)速率的增加，通過匹配跡線長度來均衡整個總線的延遲變得更加重要。高速32位總線的跟蹤長度匹配并不是一件小事——如果我在進行布局，這將是一個非常有力的支持序列化/反序列化的論點。圖3顯示了一個彎曲的例子，如果您需要均衡跡線長度，這可能會很有幫助，但當您試圖最小化電路板面積時，這就沒有那么大幫助了。

彎曲痕跡的一個例子

圖3 彎曲痕跡的一個例子

高速并行總線的另一個問題是功耗過高。串行化可以通過將標準邏輯信號轉(zhuǎn)換為低電壓差分信號來降低功耗。

SerDes是什么？SerDes功能和特性概述

SerDes是一個涉及兩個獨立電路塊的過程：在其基本形式中，串行器將由多個同時的數(shù)字信號表示的數(shù)據(jù)（例如由微處理器或ASIC輸出）轉(zhuǎn)換為沿一個導體傳播的邏輯電平的時間序列。解串器將邏輯電平的這個時間序列轉(zhuǎn)換回沿著多個導體同時傳播的一組信號。

除了這個基本功能之外，SerDes實現(xiàn)還有各種細節(jié)和附加功能。

多個串行導線

并行到串行的轉(zhuǎn)換不一定將多個導體壓縮為一個導體。更普遍地說，序列化的目標是顯著減少導體的數(shù)量。

首先，單個串行通信線路通常需要兩個物理導體，因為許多串行接口，如RS-485和USB，都使用差分信號。此外，吞吐量和接口復雜性之間的最佳平衡可能需要多個串行通道。例如，在下圖4的框圖中，從TI的SN65LVDS95 LVDS串行器的數(shù)據(jù)表中，21位并行數(shù)據(jù)被轉(zhuǎn)換為三個獨立的串行輸出流。

圖4 數(shù)據(jù)表中SN65LVDS95串行器的功能框圖。圖片由德州儀器公司提供

時鐘倍增

如果串行器以特定頻率接收并行字，則它必須增加輸出比特率，以便將輸出字率與輸入字率相匹配。由于串行傳輸比并行傳輸更適合高位頻率，串行化不需要降低吞吐量。如上圖所示，鎖相環(huán)（PLL）可用于根據(jù)并行到串行轉(zhuǎn)換中實現(xiàn)的壓縮因子來乘以輸入時鐘。

Tx/Rx同步

與任何數(shù)字通信接口一樣，SerDes需要一些同步機制來確保接收器知道如何采樣和解析傳入的邏輯電平。一些系統(tǒng)，包括上圖中所示的系統(tǒng)，將時鐘信號與數(shù)據(jù)一起發(fā)送。

解串器也可以從輸入的串行比特流中獲得同步：PLL可以鎖定比特流并產(chǎn)生采樣時鐘。然而，如果輸入信號具有不足的轉(zhuǎn)換密度，則PLL將漂移。例如，傳感器信號可能在正電源軌處飽和，并被數(shù)字化和串行化為邏輯高位的長序列。為了防止與低轉(zhuǎn)換密度相關的問題，您可以將SerDes系統(tǒng)與標準（如8b/10b）或自制編碼方案相結合。

傳輸介質(zhì)

將并行數(shù)據(jù)傳輸為串行數(shù)據(jù)，可以為您提供物理傳輸選項，否則這是不可行的。即使您的所有信號都位于同一塊PCB上，并且所有信號都使用普通跡線進行路由，串行化也可以極大地方便板布局。如果您要將數(shù)據(jù)從一個板移動到另一個板、從一個模塊移動到一個模塊或從系統(tǒng)移動到系統(tǒng)，您可能更喜歡使用同軸電纜或光鏈路。如果你有串行數(shù)據(jù)，你就可以從普通電線升級到同軸電纜或光纖。

獲取SerDes的好處

SerDes已成為數(shù)字電路不可或缺的一部分。視頻接口、電信互連和各種其他應用程序所需的極高數(shù)據(jù)速率無法使用并行傳輸類似地實現(xiàn)。