利用商業(yè)化平臺(tái)快速開(kāi)發(fā)嵌入式系統(tǒng)

因此必須采取一定的措施來(lái)加快設(shè)計(jì)流程，提高設(shè)計(jì)質(zhì)量，一種解決方案是采取現(xiàn)成可用的商業(yè)化平臺(tái)。在開(kāi)發(fā)一個(gè)嵌入式設(shè)備時(shí)，除了考慮處理器架構(gòu)、操作系統(tǒng)性能、以及其他組件之外，開(kāi)發(fā)人員必須決定系統(tǒng)的哪些部分需要設(shè)計(jì)、哪些部分需要購(gòu)買(mǎi)現(xiàn)成設(shè)備。如果采用自行設(shè)計(jì)的方案，其優(yōu)勢(shì)在于可以全面地自定義最終的解決方案并優(yōu)化成本，但是任何設(shè)計(jì)規(guī)格的更改或疏忽都將導(dǎo)致漫長(zhǎng)且成本高昂的延期。與此相對(duì)的，使用商業(yè)現(xiàn)成的平臺(tái)將增加產(chǎn)品的銷(xiāo)售成本，或者可能為一些不需要的特性而花費(fèi)成本，但是通常來(lái)說(shuō)，現(xiàn)成的系統(tǒng)提供了更快的驗(yàn)證周期，因而也就具有更為快捷的設(shè)計(jì)流程，從而在更短的上市時(shí)間內(nèi)保證設(shè)計(jì)的質(zhì)量。下文將闡述用于開(kāi)發(fā)嵌入式系統(tǒng)的兩種方案：自行設(shè)計(jì)或使用現(xiàn)成平臺(tái)，并且討論與這兩種方案相關(guān)的技術(shù)和經(jīng)濟(jì)風(fēng)險(xiǎn)。

方案一：自行設(shè)計(jì)

在開(kāi)發(fā)之前，需要為系統(tǒng)的核心控制部分選擇一種處理器技術(shù)。例如以下五種技術(shù)：

1. 微控制器－微控制器的成本極為低廉，并且通常在單一的芯片上提供了集成的解決方案，且包括I/O外圍設(shè)備。它們通常帶有極小的片上存儲(chǔ)容量，而且難以用于復(fù)雜性高和需要擴(kuò)展的場(chǎng)合。此外，其時(shí)鐘速率通常是10MHz的數(shù)量級(jí)，因此一般不能實(shí)現(xiàn)高性能的控制循環(huán)。

2. 微處理器－和微控制器相比，微處理器的時(shí)鐘速率更高且通常具有外部存儲(chǔ)接口，因而性能和擴(kuò)展性并不成問(wèn)題。但是應(yīng)用程序可能需要進(jìn)行復(fù)雜的驅(qū)動(dòng)開(kāi)發(fā)，因?yàn)槲⑻幚砥魍ǔ２⒉粠в衅夏M外圍設(shè)備。此外，微處理器可能需要高密度的封裝技術(shù)，例如球柵陣列封裝(ball-grid array，即BGA)，這將導(dǎo)致較復(fù)雜的制造流程，增添了更為困難的硬件調(diào)試工作。

3. 數(shù)字信號(hào)處理器(DSP)－DSP是一種專(zhuān)用的微處理器，它提供額外的指令以優(yōu)化特定的數(shù)學(xué)函數(shù)，例如乘法和累加操作。DSP對(duì)于計(jì)算繁重的應(yīng)用場(chǎng)合來(lái)說(shuō)是極為有用的，但是通常需要專(zhuān)業(yè)的知識(shí)來(lái)利用它的軟件性能。

4. 專(zhuān)用集成電路(ASIC)－ASIC芯片是專(zhuān)為某個(gè)特定的應(yīng)用而設(shè)計(jì)的，不具有通用性。對(duì)于解決諸如功耗和產(chǎn)品成本等問(wèn)題，ASIC被廣泛認(rèn)為是一種極好的方案。但是，極為昂貴的ASIC開(kāi)發(fā)和制造流程通常讓人望而卻步，一般僅限于具有極大產(chǎn)量的產(chǎn)品。

5. 現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)－FPGA在自定義的ASIC設(shè)計(jì)和現(xiàn)成的技術(shù)之間提供了極好的平衡。它們具有高度的專(zhuān)有化性能，同時(shí)可以通過(guò)編程重新配置邏輯模塊，因而其開(kāi)發(fā)成本與ASIC相比要低得多。雖然FPGA可以被應(yīng)用于各種場(chǎng)合，但是一般來(lái)說(shuō)復(fù)雜的FPGA設(shè)計(jì)并不常見(jiàn)，因?yàn)閷?duì)于大部分習(xí)慣于使用C語(yǔ)言進(jìn)行順序編程的嵌入式軟件開(kāi)發(fā)者來(lái)說(shuō)，VHDL編程格式顯得十分陌生。

在許多情況下，單一的處理器技術(shù)并不足以解決應(yīng)用的需求，因此，混合式架構(gòu)逐漸成為發(fā)展的方向。如圖1所示，實(shí)時(shí)處理器用來(lái)管理網(wǎng)絡(luò)通信和用戶界面，而FPGA則負(fù)責(zé)與I/O模塊的接口和高速控制等任務(wù)。這種混合式架構(gòu)在嵌入式系統(tǒng)設(shè)計(jì)中變得十分普遍。

圖1、混合式架構(gòu)在嵌入式系統(tǒng)設(shè)計(jì)中變得十分普遍。在這種混合式架構(gòu)中，實(shí)時(shí)處理器用來(lái)管理網(wǎng)絡(luò)通信和用戶界面，而FPGA則負(fù)責(zé)與I/O部件的接口和高速控制任務(wù)。

在確定了使用何種處理器技術(shù)之后，設(shè)計(jì)人員還需要完成I/O電路的開(kāi)發(fā)。如果嵌入式系統(tǒng)中存在任何的模擬信號(hào)，那么就需要使用模數(shù)轉(zhuǎn)換器(ADC)、數(shù)模轉(zhuǎn)換器(DAC)、以及相應(yīng)的軟件驅(qū)動(dòng)。模擬電路的設(shè)計(jì)同樣會(huì)遇到很多復(fù)雜的問(wèn)題，限于篇幅本文不再贅述。

方案二：利用現(xiàn)有平臺(tái)

另外一種方案就是使用現(xiàn)成的平臺(tái)來(lái)開(kāi)發(fā)嵌入式系統(tǒng)。雖然通常來(lái)說(shuō)需要付出比板卡組件成本更高的價(jià)錢(qián)，但是可以顯著縮短產(chǎn)品進(jìn)入市場(chǎng)的時(shí)間。除此之外，這些系統(tǒng)具有較好的可擴(kuò)展性。隨著處理器技術(shù)的進(jìn)步，嵌入式系統(tǒng)出現(xiàn)以下幾種不同的實(shí)現(xiàn)技術(shù)：