基于AD9850的嵌入式信號源設(shè)計與實現(xiàn)
信號源是現(xiàn)代電子系統(tǒng)的重要組成部分,在通信、測控、導(dǎo)航、雷達、醫(yī)療等領(lǐng)域有著廣泛的應(yīng)用,而且信號源作為現(xiàn)代電子產(chǎn)品設(shè)計和生產(chǎn)中的重要工具,必須滿足高精度、高速度、高分辨率、頻率可調(diào)等要求。傳統(tǒng)的RC或LC自激振蕩器方式的信號源組成較繁雜,調(diào)試較困難,不易實現(xiàn)程控,已不能適應(yīng)新的要求;而由采用專用IC芯片構(gòu)成的信號發(fā)生器,例如使用MAX038或ICL8038集成芯片外接分立元件,通過調(diào)節(jié)外接電容或電阻來設(shè)置輸出信號頻率,其輸出信號受外部分立器件參數(shù)的影響很大,且輸出信號頻率不能太高,同時無法實現(xiàn)頻率步進調(diào)節(jié),不便于擴展和較高的使用要求。另外,采用FPGA+D/A可實現(xiàn)正弦信號發(fā)生器的設(shè)計,同時可實現(xiàn)頻率步進調(diào)節(jié);但當(dāng)輸出高頻信號時,需要高速D/A來配合工作,成本較高。頻率合成與鎖相技術(shù)的應(yīng)用,可獲得高精度的信號源。目前,頻率合成技術(shù)是研制信號源的最關(guān)鍵技術(shù)。直接數(shù)字頻率合成技術(shù)(Direct Digital Frequency Synthesis,DDS)是從相位概念出發(fā)直接合成所需波形的一種新的頻率合成技術(shù)。DDS技術(shù)具有相對帶寬寬,頻率轉(zhuǎn)換時間短,頻率分辨率高,切換時相位能保持連續(xù)等優(yōu)點,能實現(xiàn)各種調(diào)制波和任意波形的產(chǎn)生。易于實現(xiàn)全數(shù)字化的設(shè)計。廣泛用于高精度頻率合成和任意信號發(fā)生。
該設(shè)計采用直接數(shù)字頻率合成(DDS)技術(shù),使用DDS芯片AD9850與超低功耗的MSP430F149單片機配合,可輸出精確控制的正弦波和方波信號。AD9850是AD公司推出的低功耗直接數(shù)字頻率合成器芯片,可以產(chǎn)生從直流到62.5 MHz的寬頻率信號,從投放市場至今已廣泛應(yīng)用于雷達系統(tǒng)、低功耗頻率源中;MSP430是TI公司開發(fā)的一類具有16位總線的帶FLASH的單片機,該設(shè)計將AD9850與MSP430F149結(jié)合提出一種具有較高性價比和集成度、低功耗的嵌入式信號源設(shè)計方案。在控制流程中,通過4x 4矩陣鍵盤設(shè)定頻率值,MSP430為AD9850計算頻率控制字,并且將頻率控制字通過串行方式寫入其中,結(jié)合鍵盤上步進調(diào)節(jié)增量“1 Hz”,“10 Hz”,“100 Hz”鍵,使得頻率可以精確到步長為1 Hz的調(diào)節(jié);產(chǎn)生正弦波時,經(jīng)過低通濾波器濾除信號的高頻分量,通過增益可調(diào)的寬帶放大器放大輸出所需信號。如果接到AD9850內(nèi)部的高速比較器上,即可直接輸出一個抖動很小的方波,系統(tǒng)通過字符型液晶屏1602顯示設(shè)定頻率和其他信息。實驗結(jié)果顯示,輸出信號頻率范圍在1 Hz~10 MHz,且無明顯失真;輸出信號頻率實現(xiàn)1 Hz,10 Hz,100 Hz三級步進調(diào)節(jié),頻率精度0.01 Hz,頻率轉(zhuǎn)換速度1 ms,輸出幅度范圍1~10 V。
1 系統(tǒng)設(shè)計
1.1 DDS技術(shù)原理與結(jié)構(gòu)
DDS技術(shù)是一種用數(shù)字控制信號的相位增量技術(shù),具有頻率分辨率高,穩(wěn)定性好,可靈活產(chǎn)生多種信號的優(yōu)點。一個DDS信號發(fā)生器由相位累加器、波形數(shù)ROM表、D/A轉(zhuǎn)換器以及模擬低通濾波器LPF組成,原理框圖如圖1所示。DDS技術(shù)的核心是相位累加器。相位累加器在穩(wěn)定時鐘信號的控制下產(chǎn)生讀取數(shù)據(jù)的地址值,隨后通過查表變換,地址值被轉(zhuǎn)化為信號波形的數(shù)字幅度序列,再由數(shù)/模變換器(D/A)將代表波形幅度的數(shù)字序列轉(zhuǎn)化為模擬電壓;最后經(jīng)由低通濾波器將D/A輸出的階梯狀波形平滑為所需的連續(xù)波形。DDS信號發(fā)生器通過改變相位增量寄存器的值△phase(每個時鐘周期的度數(shù))來改變輸出頻率。每當(dāng)N位全加器的輸出鎖存器接收到一個時鐘脈沖時,鎖存在相位增量寄存器中的頻率控制字就與N位全加器的輸出相加。在相位累加器的輸出被鎖存后,它就作為波形存儲器的一個尋址地址,該地址對應(yīng)波形存儲器中的內(nèi)容就是一個波形合成點的幅度值,然后經(jīng)D/A轉(zhuǎn)換變成模擬值輸出。當(dāng)下一個時鐘到來時,相位累加器的輸出又加一次頻率控制字,使波形存儲器的地址處于所合成波形的下一個幅值點上。最終,相位累加器檢索到足夠的點就構(gòu)成了整個波形。合成信號的波形取決于ROM表中的幅度序列,通過修改數(shù)據(jù)可以產(chǎn)生任意波形,如果要產(chǎn)生多種波形,只需把所需的多種波形數(shù)據(jù)存放到波形ROM表中。
DDS系統(tǒng)輸出正弦波的頻率計算公式為:
式中:fo為輸出正弦波的頻率;fo為系統(tǒng)的時鐘頻率;FSW為頻率控制字;N為相位累加器的字長,頻率控制字與輸出頻率成正比。由取樣定理,所產(chǎn)生的信號頻率能超過時鐘頻率的50 %,在實際應(yīng)用中,為了保證信號的輸出質(zhì)量,輸出頻率不要高于時鐘頻率的33 %,以避免混疊或諧波落入有用輸出頻帶內(nèi)。
DDS的頻率分辨率定義為:
由于基準(zhǔn)時鐘的頻率一般固定,因此相位累加器的位數(shù)決定了頻率分辨率;位數(shù)越多,分辨率越高。
該信號源采用DDS專用芯片AD9850產(chǎn)生正弦信號。AD9850采用CMOS工藝,其功耗在3.3 V供電時為155 mW,擴展工業(yè)級溫度范圍為-40~+80℃,采用28腳SSOP表面封裝形式,AD9850內(nèi)含可編程DDS系統(tǒng)和高速比較器,能實現(xiàn)全數(shù)字編程控制的頻率合成。AD9850支持的時鐘輸入最高為125 MHz,頻率控制字的位數(shù)為32位。由式(2)可以計算出在125 MHz時鐘輸入時分辨率為0.021 9 Hz,該設(shè)計中選用30 MHz的有源晶振,故其分辨率按式(2)計算得0.006 9 Hz。
1.2 系統(tǒng)總體設(shè)計
該系統(tǒng)采用MSP430F149對DDS進行控制構(gòu)成方波正弦波信號源的系統(tǒng)框圖如圖2所示。
該信號源由MSP430F149單片機、DDS芯片AD9850、低通濾波器(LPF)、4×4軟鍵盤、1602液晶顯示屏和外部參考時鐘源、寬帶放大器和穩(wěn)壓電源等組成。其中,低通濾波器是信號源中的關(guān)鍵器件,負責(zé)濾除正弦輸出信號中的高頻、雜散信號和諧波信號;穩(wěn)壓電源的+5 V電壓經(jīng)過電平轉(zhuǎn)換后為MSP430和AD9850提供+3.3 V的電源電壓;外部參考時鐘源選用30 MHz有源晶振,MSP430F149與AD9850采用串行通信方式連接。
1.3 硬件設(shè)計
該信號源選用MSP430F149作為核心控制器,為了節(jié)省I/O資源,方便系統(tǒng)功能擴展,MSP430與DDS芯片AD9850之間采用串行通信方式,接口電路如圖3所示。AD9850與外圍元件的硬件連接圖如圖4所示,AD9851的正弦輸出信號端IOUT接至外部的低通濾波器,濾除高頻雜散和諧波后,一路信號經(jīng)過寬大放大器AD811放大后輸出需要的正弦信號,另一路再回接到AD9851內(nèi)部比較器的正向輸入端(VINP)以得到方波信號。其中:DGND為數(shù)字地;AGND為模擬地;VCC為模擬部分的電源電壓;VDD為數(shù)字部分的電源電壓。D7,F(xiàn)Q_UD,W_CLK,RESET分別接至MSP430的P3.0,P3.1,P3.2,P3.3上。為降低噪聲信號對放大器的影響,在低通濾波器與寬帶放大器之間接一級高速電壓跟隨器隔離,AD9850的輸出信號峰峰值為1~2 V,為增大AD9850輸出信號幅值,采用單位增益帶寬為140 MHz,Sr=2 500 V/μs的高速寬頻帶運放AD811進行信號放大,并且通過調(diào)節(jié)反饋電阻來改變增益,從而調(diào)節(jié)輸出信號幅度。放大電路的最大放大倍數(shù),可以滿足一般的應(yīng)用需求。
1.4 低通濾波器設(shè)計
低通濾波器是直接數(shù)字頻率合成器的重要組成部分,其性能的優(yōu)劣直接影響整個直接數(shù)字合成器的特性。在整個DDS實現(xiàn)過程中,低通濾波器除了濾掉高頻信號之外,還有除去雜散的作用。DDS的雜散主要來源以下三個方面:
(1)ROM幅度量化誤差:相位轉(zhuǎn)化為幅度,是通過尋址ROM實現(xiàn)的,然而ROM地址中存有的波形幅度值字長是有限的,ROM存儲能力有限而引起的舍位誤差就是幅度量化誤差;
(2)相位截斷誤差:為了提高DDS的精度,DDS的相位累加器位數(shù)都取得非常大,但ROM的容量是有限的,因此只利用相位累加器的高M位ROM尋址,其低(N-M)位被截斷。由此引入的截斷誤差是DDS雜散的主要來源;
評論