基于DSP的高性能通用并行彈載計算機設(shè)計與實現(xiàn)

摘要：為滿足彈上信號處理領(lǐng)域不斷增長的任務(wù)需求并適應(yīng)不同的應(yīng)用場合，設(shè)計高性能通用并行計算機，進而構(gòu)建各類信號處理系統(tǒng)是一種趨勢。基于時共享總線和分布式兩種并行結(jié)構(gòu)的理論分析，結(jié)合信號處理系統(tǒng)的特點，設(shè)計了一種高性能通用并行彈載計算機，它具有標(biāo)準(zhǔn)化、模塊化、可擴展、可重構(gòu)、混合并行模式、多層次互聯(lián)的特性，通過構(gòu)建典型彈載計算機驗證了這些特性。
關(guān)鍵詞：彈載計算機；并行處理；TS201；FPGA

0 引 言
隨著技術(shù)的發(fā)展，在導(dǎo)彈控制和通信等領(lǐng)域，需要處理的任務(wù)規(guī)模越來越大。雖然隨著VLSI技術(shù)的發(fā)展，已產(chǎn)生了運算能力達每秒幾十億次的處理器，但還遠遠不能滿足這些領(lǐng)域的需求。而VLSI技術(shù)的發(fā)展已受到其開關(guān)速度的限制，進一步提高處理器主頻遇到的困難越來越大。為此，把用于大型計算機的并行處理技術(shù)應(yīng)用到信號處理中來，在信號處理系統(tǒng)中引入并行多處理器技術(shù)是必然趨勢。傳統(tǒng)彈載計算機一般針對特定場合，先確定算法，再根據(jù)算法確定系統(tǒng)結(jié)構(gòu)，由于系統(tǒng)結(jié)構(gòu)與算法嚴格相關(guān)，因此通用性較差。隨著一些標(biāo)準(zhǔn)技術(shù)(標(biāo)準(zhǔn)板型、接口、互聯(lián)協(xié)議等)在彈上控制系統(tǒng)中的應(yīng)用，設(shè)計標(biāo)準(zhǔn)化、模塊化的通用型計算機成為了可行。而且所設(shè)計的還要可擴展、可重構(gòu)，進而根據(jù)不同的應(yīng)用場合和算法構(gòu)建各種彈載計算機系統(tǒng)。

1 并行彈載計算機處理結(jié)構(gòu)模型
普遍的兩種并行處理結(jié)構(gòu)如圖1所示，一種是共享總線結(jié)構(gòu)，另一種是分布式并行結(jié)構(gòu)。其中，P(Proces-sor)：處理器；M(Memory)：存儲器；MB(Memory Bus)：存儲器總線；NIC(Network Interface Circuitry)：網(wǎng)絡(luò)接口電路。共享總線結(jié)構(gòu)中多個處理器P經(jīng)由高速總線連向共享存儲器，每個處理器等同地訪問共享存儲器、I／O設(shè)備和操作系統(tǒng)服務(wù)。分布式并行結(jié)構(gòu)中多個處理節(jié)點通過高通信帶寬、低延遲的定制網(wǎng)絡(luò)互聯(lián)，每個處理節(jié)點都有物理上的分布存儲器，節(jié)點間通過消息傳遞相互作用。

并行處理的目的是采用多個處理器同時對任務(wù)處理，從而減小任務(wù)執(zhí)行時間，它主要反映在加速比(S)和并行效率(E)上。加速比是指對于一個特定應(yīng)用，并行算法的執(zhí)行速度相對串行算法加快了很多倍。效率則是針對每個處理器來衡量的。依據(jù)并行處理中可擴放性(Sealability)評測的等效率度量標(biāo)準(zhǔn)可從理論上評測這兩種結(jié)構(gòu)。