新聞中心

EEPW首頁(yè) > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > 基于MC8051軟核的星載智能1394終端

基于MC8051軟核的星載智能1394終端

作者: 時(shí)間:2009-02-25 來(lái)源:網(wǎng)絡(luò) 收藏

1引言

本文引用地址:http://m.butianyuan.cn/article/152639.htm

  IEEE是一種高速串行總線,它最初是由Apple公司與20世紀(jì)80年代中期開發(fā)的FireWire總線。1995年,IEEE制定并頒布了IEEE -1995標(biāo)準(zhǔn),并在2000年推出了IEEE a標(biāo)準(zhǔn),可以支持100Mbps、200Mbps和400Mbps的傳輸速率。在最新的IEEE1394B標(biāo)準(zhǔn)中,支持的傳輸速率提高到了800Mbps、1.6Gbps和3.2Gbps。IEEE1394總線以其高傳輸速率的特點(diǎn)已經(jīng)在視頻傳輸、網(wǎng)絡(luò)互聯(lián)及計(jì)算機(jī)外設(shè)等領(lǐng)域有了廣泛的應(yīng)用[1]。目前在航空[2]及航天應(yīng)用中對(duì)大量數(shù)據(jù)的高速實(shí)時(shí)傳輸要求不斷提高,IEEE1394具有數(shù)據(jù)傳輸速率高、支持等時(shí)傳輸?shù)忍攸c(diǎn),因而成為未來(lái)數(shù)據(jù)總線的選擇之一。

  在應(yīng)用中,由于任務(wù)的多樣性,對(duì)總線接口的需求多種多樣。譬如部分載荷本身沒(méi)有集成1394接口卻需要用1394總線來(lái)傳輸數(shù)據(jù);或者幾個(gè)載荷需要共用一個(gè)1394總線接口;或者是載荷自身沒(méi)有帶微控制器等控制單元。并且各種載荷對(duì)外的數(shù)據(jù)接口也是各不相同的。這時(shí)就需要一種體積小,簡(jiǎn)單并且易于擴(kuò)充接口能的配合載荷一起工作。由于IEEE1394總線協(xié)議比較復(fù)雜,實(shí)際應(yīng)用中大多數(shù)采用專用的1394總線芯片,面向?qū)S孟到y(tǒng)的1394芯片都支持微處理器接口。常見(jiàn)的1394總線設(shè)計(jì)采用的是微處理器加上1394總線芯片及外圍邏輯芯片,這種設(shè)計(jì)方案需要的芯片數(shù)量多,接口設(shè)備體積大,擴(kuò)充接口功能實(shí)現(xiàn)起來(lái)比較復(fù)雜。

  針對(duì)IEEE1394星載應(yīng)用的實(shí)際需要,本文,提出一種簡(jiǎn)單、低功耗、小型化和易于擴(kuò)展的IEEE1394設(shè)計(jì)方案,克服了以往1394總線接口硬件電路復(fù)雜、使用芯片多、體積大等缺點(diǎn),并且可以很方便地?cái)U(kuò)展接口的其他功能。

  2 系統(tǒng)實(shí)現(xiàn)方案

  整個(gè)1934接口系統(tǒng)的框圖如圖1所示。采用的是Actel公司FLASH技術(shù)的ProASIC Plus系列FPGA芯片APA600。它具有單芯片上電即用、高性能和低功耗等特點(diǎn)[2]。由于上電即用,減小了電路板體積,有助于簡(jiǎn)化電路設(shè)計(jì)。在方案試驗(yàn)中使用的是TI公司的鏈路層芯片TSB12LV32[3]和物理層芯片TSB41AB[4]。TSB12LV32是一款高性能的通用IEEE1394a鏈路層芯片,用于在主控制器和1394物理層芯片以及連接到鏈路層DM口的外部設(shè)備之間的數(shù)據(jù)傳輸。它兼容IEEE1394-1995和P1394a標(biāo)準(zhǔn),支持400、200和100Mbps的傳輸速率。提供可選的具有多種操作模式的8位/16位微控制器接口,最大支持60MHz。芯片內(nèi)部分別內(nèi)置了2K字節(jié)大小的通用接口FIFO和異步傳輸FIFO,用于微控制器接口和物理層接口之間的數(shù)據(jù)包傳送,8位/16位數(shù)據(jù)移動(dòng)端口支持25MHZ下的等時(shí)、異步和數(shù)據(jù)流包的發(fā)送和接收。TSB41AB3是一款三端口兼容IEEE 1394-1995和P1394a標(biāo)準(zhǔn)400Mbps的物理層芯片.

在FPGA中整合了開源的兼容標(biāo)準(zhǔn)的微控制器IP核,將程序存儲(chǔ)器、程序存儲(chǔ)器、外部數(shù)據(jù)存儲(chǔ)器以及UART和定時(shí)器都集成在一片F(xiàn)PGA中??梢愿鶕?jù)任務(wù)需要很方便地在FPGA內(nèi)定制其他所需要的接口和邏輯單元,譬如AD/DA控制,CAN總線等。

  通過(guò)上述三個(gè)部分可以構(gòu)成面向特定應(yīng)用的完整的1394總線接口系統(tǒng)。

  3 IP的1394總線接口設(shè)計(jì)

  3.1 Oregano Systems MC8051 IP Core¬[5]

  Oregano Systems公司發(fā)布的MC8051 IP Core是一個(gè)基于GUN LGPL的開源IP Core。它完全兼容標(biāo)準(zhǔn)的8051控制器,并且對(duì)其體系結(jié)構(gòu)作了改進(jìn),在使用相同時(shí)鐘頻率情況下,將指令的執(zhí)行時(shí)間下降到1到4個(gè)時(shí)鐘周期,因此速度得到了十幾倍的提升,并且降低了功耗。MC8051模型是可綜合RTL風(fēng)格,完全的同步設(shè)計(jì),具有單一時(shí)鐘網(wǎng)絡(luò),通過(guò)調(diào)整和修改VHDL代碼可以輕松地?cái)U(kuò)展其功能。具有128字節(jié)的片內(nèi)RAM,最高可以支持64K的ROM和RAM,并且集成了UART、定時(shí)器、中斷和4組8位的I/O口。

3.2 MC8051設(shè)計(jì)要點(diǎn)


上一頁(yè) 1 2 下一頁(yè)

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉