基于SOPC技術(shù)的異步串行通信IP核的設(shè)計與實現(xiàn)
加入技術(shù)交流群
3. 3．1 波特率模塊
波特率模塊根據(jù)PLB總線提供的時鐘產(chǎn)生需要的發(fā)送時鐘和接收時鐘。由于UABT在發(fā)送數(shù)據(jù)時只需要按照發(fā)送波特率將數(shù)據(jù)串行地發(fā)出就可以了，因此發(fā)送時鐘就等于發(fā)送波特率。而當UART在接收數(shù)據(jù)時，需要對串行數(shù)據(jù)進行采樣以判斷接收數(shù)據(jù)。由于接收方和發(fā)送方的時鐘不可能完全同步，所以需要對每一位接收數(shù)據(jù)持續(xù)電平的時間進行分段。分段越多，接收出現(xiàn)誤判的概率就越低，但系統(tǒng)開銷也越大。在實際的設(shè)計中通常采用發(fā)送時鐘的16倍作為接收時鐘。波特率模塊的分頻功能由兩個16位計數(shù)器實現(xiàn)，它將PLB總線時鐘按配置寄存器的設(shè)定進行分頻，產(chǎn)生發(fā)送時鐘和接收時鐘。
3．3．2 發(fā)送模塊
發(fā)送模塊主要包括發(fā)送FIFO和發(fā)送單元兩部分，如圖5(a)所示。發(fā)送FIFO數(shù)據(jù)位寬度為8bit，深度為16字節(jié)。發(fā)送FIFO緩存MicroBlaze處理器需要發(fā)送的數(shù)據(jù)。當FIFO空間滿時，發(fā)送模塊將狀態(tài)寄存器中“發(fā)送FIFO滿”標志位置1，MicroBlaze處理器通過查詢該位以判斷UART IP核是否可以接收下一個發(fā)送數(shù)據(jù)。本文引用地址：http://m.butianyuan.cn/article/154802.htm
發(fā)送單元的設(shè)計用有限狀態(tài)機的方法實現(xiàn)，其狀態(tài)轉(zhuǎn)換圖如圖5(b)所示。系統(tǒng)在復位后，發(fā)送單元處于空閑狀態(tài)。當FIFO有發(fā)送數(shù)據(jù)時(Empty管腳為低)，發(fā)送單元發(fā)出讀FIFO操作，并進入數(shù)據(jù)準備狀態(tài)。當數(shù)據(jù)從FIFO中讀出，發(fā)送單元首先發(fā)送起始位，進入發(fā)送狀態(tài)。在發(fā)送狀態(tài)下，發(fā)送單元依次串行發(fā)送8比特數(shù)據(jù)，并計算當前的奇偶校驗碼。在數(shù)據(jù)發(fā)送結(jié)束后，若配置寄存器中奇偶校驗位為1，則發(fā)送奇偶校驗位。最后發(fā)送單元發(fā)送停止位，回到空閑狀態(tài)，完成次數(shù)據(jù)發(fā)送。
3．3．3 接收模塊
接收模塊由接收FIFO和接收單元兩部分組成，如圖6(a)所示。接收FIFO數(shù)據(jù)位寬度為8bit，深度16字節(jié)，它負責緩存接收單元收到的數(shù)據(jù)，并在收到數(shù)據(jù)后將狀態(tài)寄存器中“接收數(shù)據(jù)有效”標志位置1。MicroBlaze處理器通過查詢該位來判斷是否有數(shù)據(jù)到達。
接收單元的設(shè)計同樣采用了有限狀態(tài)機的方法，其狀態(tài)轉(zhuǎn)換圖如圖6(b)所示。系統(tǒng)在復位后接收單元處于就緒狀態(tài)。當接收單元在接收管腳連續(xù)檢測到8個低電平時認為起始位有效，進入接收狀態(tài)。在接收狀態(tài)下，接收單元每16個接收時鐘采集一次接收數(shù)據(jù)。8個接收數(shù)據(jù)都采集完成后，接收單元根據(jù)配置寄存器中“奇偶校驗位”是否為1決定是否進行奇偶校驗。若奇偶校驗通過，接收單元將接收到的數(shù)據(jù)寫入接收FIFO。若奇偶校驗未通過接收FIFO滿，接收單元丟棄收到的數(shù)據(jù)，并在狀態(tài)寄存器中置“奇偶校驗出錯”位或“接收FIFO滿”位為1。
4 實驗驗證
4. 1 系統(tǒng)硬件介紹
本文采用Xilinx公司提供的ML505 V5 FPGA Demo板作為SoPC系統(tǒng)硬件平臺。ML505 FPGA演示驗證板主要由一塊Virtex-5 XC5VLX50T FPGA構(gòu)成，此外還包括RAM、Flash、以太網(wǎng)接口芯片、USB接口芯片以及ADM3202 RS-232電平轉(zhuǎn)換芯片等外圍擴展芯片，其中ADM3202電路原理圖如圖7所示。
實驗采用Xilinx公司ISE工具完成UART IP核的邏輯綜合和仿真，仿真波形如圖8所示，發(fā)送數(shù)據(jù)為0x01。
評論