基于SA605和AD9850的接收電路設計及應用

3.1 SA605的RF輸入配置

RF輸入引腳接由天線接收過來的空間RF信號,經前級濾波,信號頻率為30 MHz以下。SA605可配置為平衡(即單端匹配)和非平衡兩種匹配網絡,兩種方式各有優(yōu)劣,單端匹配用簡單電路即可實現,并且不會犧牲三階性能,但卻會增大二階乘積。平衡匹配可減小二階乘積,但是電路設計復雜,阻抗難以匹配。好的網絡匹配可以顯著提高接收靈敏度,本設計中采用單端匹配,查手冊可知,SA605的RF輸入阻抗在10 MHz～50 MHz頻率下為4.5 kΩ～5 kΩ‖2.5 pF,因此前級高放電路需要匹配到該輸入阻抗,才能保證良好的接收效果。

如圖2所示,本設計采用單端匹配,匹配于20MHz,采用一個電容抽頭電路,將50Ω的輸入匹配到SA605的RF輸入。該電路中C1、C2、L的數值按如下方法計算。

在10 MHz～30 MHz頻率范圍內,2.5 pF的電容基本可以忽略不計。

3.2 SA605的本振配置

由于SA605的LO部分內部配置了一個NPN晶體管,因此輸入既可配置為Colpitts、Butler或變抗器控制的LC形式,也可以外加振蕩源。在本設計中,AD9850的第21引腳DAC輸出通過MCU控制產生的1 MHz～39 MHz掃頻信號作為SA605的LO輸入。AD9850的DAC輸出阻抗約為120 kΩ‖8pF,而SA605的LO輸入阻抗約為10 kΩ?？稍贒AC輸出引腳并聯10 kΩ左右電阻與之匹配。

SA605的LO輸入電平與供電電平以及環(huán)境溫度的關系可查數據手冊得知,在25℃、供電電壓為8V環(huán)境下,振蕩器電平不應超過550 mVRMS。在該環(huán)境下,實測AD9850的輸出得到如圖3所示的輸出強度曲線。

由圖3可知,DDS輸出掃頻信號的幅度隨著頻率的增加而有減小的趨勢,這是DDS固有的缺陷,SA605的本振輸入振蕩電平會影響混頻器的轉化效率,當本振電平降為114 mV時,混頻器效率則降為74.4％,而不同頻率對應不同的混頻轉換效率,將會影響到中頻輸出的信號幅度,影響對RF信號強度的測量。為解決這一問題,本方案將DDS輸出先經過AD603進行適當的衰減,衰減的幅度由D／A輸出的一個直流電壓來控制。