基于FPGA的高速通信系統(tǒng)研究
作者：
時(shí)間：2010-09-20
來(lái)源：網(wǎng)絡(luò)
收藏
加入技術(shù)交流群
掃碼加入
和技術(shù)大咖面對(duì)面交流
海量資料庫(kù)查詢(xún)
2．2 傳輸部分電路設(shè)計(jì)
傳輸部分設(shè)計(jì)包括選擇同軸電纜和設(shè)計(jì)相應(yīng)的發(fā)送接收電路。本系統(tǒng)選用的同軸電纜型號(hào)為SVY-50-3，成本低、性能好。這款電纜的特征阻抗為50 Ω，速率150 MHz時(shí)信號(hào)傳輸100 m的最大衰減為18．01 dB。它具有良好的屏蔽特性，可以在復(fù)雜的電磁環(huán)境中正常工作。電纜驅(qū)動(dòng)電路和接收均衡電路分別選用National Semiconductor公司的芯片CLC005和CLC012。CLC005支持LVDS電平輸入，最高傳輸速率達(dá)到622 Mb／s，輸出信號(hào)峰一峰值從O．7～2 V。CLC012可以自動(dòng)均衡頻率在50～650 MHz的信號(hào)。時(shí)鐘恢復(fù)器件選用CLC016，它的輸入信號(hào)來(lái)自CLC-012，輸出時(shí)鐘和數(shù)據(jù)接FPGA，恢復(fù)的時(shí)鐘在數(shù)據(jù)上升沿有效。CLC005和CLC012用于特征阻抗為75 Ω的傳輸系統(tǒng)，針對(duì)本系50 Ω特征阻抗的同軸電纜，需要改動(dòng)外圍電阻配置，否則會(huì)因?yàn)樽杩共黄ヅ湟鹦盘?hào)反射，最終導(dǎo)致信號(hào)傳輸質(zhì)量下降。相應(yīng)的配置方式如圖2所示。本文引用地址：http://m.butianyuan.cn/article/157077.htm
通過(guò)測(cè)試，此組傳輸器件可以驅(qū)動(dòng)LVDS信號(hào)通過(guò)SVY-50-3型號(hào)電纜傳輸至少200 m。信號(hào)經(jīng)過(guò)傳輸后，在電纜末端衰減嚴(yán)重，噪聲和抖動(dòng)也較嚴(yán)重。此時(shí)信號(hào)眼圖如圖3所示，可以看出信號(hào)質(zhì)量差。直接接收此信號(hào)，會(huì)產(chǎn)生信號(hào)電平誤判，而且信號(hào)的抖動(dòng)將導(dǎo)致后級(jí)電路無(wú)法正常工作。接收均衡器CLC012自動(dòng)為信號(hào)損耗提供補(bǔ)償后，信號(hào)上的噪聲和抖動(dòng)均得到了改善，信號(hào)的眼圖如圖4所示。
LVDS驅(qū)動(dòng)器由恒流源構(gòu)成，因此需要做終端匹配。通常情況下在輸入端并聯(lián)100 Ω電阻從而滿(mǎn)足互聯(lián)系統(tǒng)要求的差分阻抗。在強(qiáng)噪聲環(huán)境下，交流耦合連接時(shí)可以采用戴維南終端匹配方式提供1．2 V的偏置電壓，同時(shí)滿(mǎn)足100 Ω差分阻抗的設(shè)計(jì)要求。具體方法是將LVDS的+／-端通過(guò)130 Ω電阻上拉至VCC，同時(shí)下拉82 Ω電阻到地，如圖5所示，電阻精度要求在1％。
評(píng)論