Modbus通信協(xié)議的FPGA實現(xiàn)
加入技術(shù)交流群
現(xiàn)場總線是一種應用于生產(chǎn)現(xiàn)場，在現(xiàn)場設備之間，現(xiàn)場設備與控制裝置之間實現(xiàn)雙向、串行、多節(jié)點數(shù)字通信的技術(shù)。Modbus協(xié)議其節(jié)點安裝數(shù)量非常多，安裝的地區(qū)遍及世界各地。
今天的FPGA可包含內(nèi)嵌乘法器、專用計算例程和片上RAM等，加上FPGA的并行性，其結(jié)果比最快的DSP芯片還要快上500倍乃至更多。隨著FPGA價格不斷下降，甚至最小的器件都足以實現(xiàn)一個集成可選定制I／O功能的軟處理器核?？梢?，F(xiàn)PGA對嵌入控制應用越來越具有吸引力。
目前Modbus協(xié)議實現(xiàn)方式多為單片機和PLC，隨著FPGA的廣泛應用，研究Modbus現(xiàn)場總線的FPGA解決方案有很大的實用價值。
1 Modbus協(xié)議簡介
Modbus串行鏈路系統(tǒng)可以使用不同的物理接口(RS 485，RS 232)，最常用的是RS 485兩線制接口。為了提高通信模塊在工業(yè)應用中的抗干擾性和穩(wěn)定性，接口芯片和FPGA核心模塊之間應加入高速光耦進行隔離，總線兩端處放置線路終端電阻，采用屏蔽雙絞線作為通信線等。
在串行鏈路上，Modbus RTU(Remote Terminal Unit)模式報文中每8個位字節(jié)含有兩個4位十六進制字符，這種模式的主要優(yōu)點是較高的數(shù)據(jù)密度，在相同的波特率下比ASCII模式有更高的吞吐率。RTU模式每個字節(jié)(11位)的格式如圖1所示，支持奇、偶和無校驗，使用無校驗時要求2個停止位。Modbus RTU幀最大為256B，由發(fā)送設備將Modbus報文構(gòu)造為帶有已知起始和結(jié)束標記的幀，報文幀由時長至少為3．5個字符時間的空閑間隔區(qū)分，整個報文幀必須以連續(xù)的字符流發(fā)送，如果兩個字符之間的空閑間隔大于1．5個字符時間，則報文幀被認為不完整被接收節(jié)點丟棄，如圖1所示。
在應用層上，Modbus是一個請求／應答協(xié)議，并且提供功能碼規(guī)定的服務。有三類Modbus功能碼：公共碼、用戶定義碼和保留碼，大多數(shù)情況下只用公共碼，其主要包括比特(線圈)訪問、16 b(寄存器)訪問、文件記錄訪問、診斷和其他信息訪問。
2 Modbus RTU通信協(xié)議接口設計
2．1 接口功能及模塊劃分
Modbus RTU接口框圖及輸入、輸出引腳示意圖如圖2所示。
在某一確定的主時鐘頻率、通信波特率和奇偶校驗方式下，通過設置CE_Modbus和R_Tn的狀態(tài)，可以控制該接口模塊處于接收Modbus協(xié)議幀模式、發(fā)送Modbus協(xié)議幀模式或輸入／輸出寄存器操作模式，如表1所示。
典型的波特率和奇偶校驗位設置如表2、表3所示。這兩組控制信號可以從端口引出接到撥碼開關，然后可以通過調(diào)節(jié)撥碼開關來靈活控制該設備奇偶性與波特率，也可以通過寄存器配置方式控制。
2．2 接收過程
(1)系統(tǒng)處于接收Modbus協(xié)議幀模式下之后，清零標志位和定時器，然后啟動定時器，如果檢測到有串口輸入數(shù)據(jù)，則清零定時器，如果沒有檢測到串口輸入數(shù)據(jù)且定時器第一次計時到3．5個字符時間，置幀起始標志；
(2)把接收到的第一個字符放入接收緩沖寄存器的0x00地址(協(xié)議幀最長為256 B，故接收緩沖大小為256 B，地址為8 b)，置已開始接收標志；
(3)將接收到的正確字符依次放入接收緩沖寄存器中，即地址每次加1，每接收完一個字符之后清零定時器；如果在接收字符時檢查到起始錯誤(起始位沒有持續(xù)波特率所對應bit時間的一半)，奇偶校驗錯誤，或者幀錯誤(停止位為O)，則丟棄該字符，重新同步起始位；
評論