可重構(gòu)平臺(tái)下AES算法的流水線性能優(yōu)化

Chodowiec等人提出了輪內(nèi)流水線技術(shù)，以優(yōu)化這類加密變換輪較為復(fù)雜的算法。輪內(nèi)流水線將加密輪分割為多級(jí)，在每一級(jí)間插入寄存器，以實(shí)現(xiàn)流水線，如圖2(a)所示。這種方法的優(yōu)點(diǎn)在于所增加的資源消耗很少，僅需多級(jí)寄存器；然而也存在缺點(diǎn)，輪內(nèi)流水線很難平衡各級(jí)間的延遲，而整體時(shí)鐘的頻率只能由最長(zhǎng)流水線的延遲決定。我們的實(shí)驗(yàn)將AES加密函數(shù)按其組成模塊分割為4級(jí)流水線，要將其分為更多級(jí)也是可以做到的，但較為困難，因?yàn)轭愃芐一盒這樣的長(zhǎng)結(jié)構(gòu)很難再分，而它們的延遲將決定總體時(shí)鐘的頻率。

根據(jù)圖3所示實(shí)驗(yàn)結(jié)果，輪內(nèi)流水線結(jié)構(gòu)的執(zhí)行效率比迭代結(jié)構(gòu)的執(zhí)行效率高5倍，而所需資源反而比迭代結(jié)構(gòu)減少11％。經(jīng)分析，輪間流水線結(jié)構(gòu)加入了模塊問(wèn)寄存器，所需資源應(yīng)該增加，而實(shí)際綜合結(jié)果卻是減少。為此我們?cè)敿?xì)分析了兩模塊中各結(jié)構(gòu)的綜合報(bào)告。從報(bào)告的數(shù)據(jù)看，應(yīng)該是邏輯綜合軟件對(duì)設(shè)計(jì)的優(yōu)化，使得輪間流水線結(jié)構(gòu)所需資源反而減少。

為了達(dá)到極高的加密速度，將輪內(nèi)流水線和輪外流水線結(jié)合使用，設(shè)計(jì)了混和輪內(nèi)外流水線結(jié)構(gòu)?；旌陷唭?nèi)外流水線結(jié)構(gòu)具有極短的流水線單級(jí)延遲，因而時(shí)鐘頻率可以提高到212．5 MHz。同時(shí)，混合輪內(nèi)外流水線結(jié)構(gòu)能夠在每一時(shí)鐘周期內(nèi)完成一個(gè)數(shù)據(jù)分組的加密，這樣，加密的速度就可以達(dá)到27．1 Gb／s。這一速度是目前有關(guān)AES的高速加密芯片實(shí)現(xiàn)的報(bào)告中數(shù)據(jù)較高的。為了達(dá)到這樣高的加密速度，所需要的資源也是相當(dāng)可觀的。邏輯綜合結(jié)果顯示，完成這一設(shè)計(jì)需要17 887個(gè)邏輯單元，如圖4所示。這相當(dāng)于4塊Xilinx XC2V1000 FPGA的容量。同時(shí)，我們也評(píng)估了各種實(shí)現(xiàn)結(jié)構(gòu)的效率，用速率資源比，即每秒所能進(jìn)行加密的Mb數(shù)除以設(shè)計(jì)所需的邏輯單元數(shù)目得到的比值作為結(jié)構(gòu)的效率。從圖5可以看到，輪內(nèi)循環(huán)結(jié)構(gòu)是最高效的一種設(shè)計(jì)，其比值為3．49；而循環(huán)展開結(jié)構(gòu)效率最低，僅0．12。因此，在邏輯資源相對(duì)有限的條件下，選擇使用輪內(nèi)循環(huán)是比較合適的。

3 結(jié) 論
綜上所述，除對(duì)AES加密算法基本運(yùn)算變換的優(yōu)化外，算法的整體實(shí)現(xiàn)結(jié)構(gòu)對(duì)其加密性能的影響是很重要的一個(gè)方面。一般情況下，在對(duì)效率要求不是很高的環(huán)境中，迭代結(jié)構(gòu)實(shí)現(xiàn)簡(jiǎn)單，所需資源最少，因而較為合適；但要達(dá)到更高的加密效率，并且希望實(shí)現(xiàn)代價(jià)較低的情況下，采用輪內(nèi)流水線結(jié)構(gòu)是一個(gè)較為合理的折中方案；只有當(dāng)有大量資源可用并且追求最高的加密性能時(shí)，才有必要采用輪內(nèi)輪間多級(jí)混合流水線結(jié)構(gòu)。