基于網(wǎng)絡處理器IXP1200的以太網(wǎng)上聯(lián)卡設計

關鍵詞：以太網(wǎng)上聯(lián)卡；網(wǎng)絡處理器；ATM；以太網(wǎng)；微碼；IXP1200

隨著網(wǎng)絡通訊技術的高速發(fā)展，寬帶接入技術成了當前電信接入技術的熱點。由于早期的寬帶技術以ＡＴＭ為核心，各大廠家提供的核心芯片和線路接口芯片都是基于ＡＴＭ技術的。而數(shù)據(jù)網(wǎng)絡主要以ＴＣＰ／ＩＰ為核心，因此，為了解決ＡＴＭ和ＴＣＰ／ＩＰ的融合問題，就需要在ＤＳＬＡＭ設備上提供ＡＴＭ到以太網(wǎng)的轉換。但轉換過程中需要進行大量的數(shù)據(jù)處理，因此容易產(chǎn)生系統(tǒng)瓶頸，而上聯(lián)卡的設計就是為了解決在ＤＳＬＡＭ設備中的ＡＴＭ信元和以太網(wǎng)幀之間的高速轉發(fā)問題。本文提出了一種基于網(wǎng)絡處理器ＩＸＰ１２００的上聯(lián)卡設計方案，并對該方案的實現(xiàn)過程進行了詳細分析。

１　網(wǎng)絡處理器ＩＸＰ１２００主要特性

網(wǎng)絡處理器是一種硬件可編程器件，通常是一種芯片，它是專門為處理網(wǎng)絡數(shù)據(jù)包而設計的。通過對硬件架構和指令集的優(yōu)化，該網(wǎng)絡處理器不但可提供線速處理數(shù)據(jù)包的高質量硬件功能，同時還具備極大的系統(tǒng)靈活性。

ＩＸＰ１２００是英特爾公司生產(chǎn)的一款高檔網(wǎng)絡處理器，也是ＩＸＡ（Ｉｎｔｅｒｎｅｔ Ｅｘｃｈａｎｇｅ Ａｒｃｈｉｔｅｃｔｕｒｅ）架構的核心產(chǎn)品。ＩＸＰ１２００的內部結構如圖１所示，它內含１個主頻最高可達２３２ＭＨｚ的處理核心ＳｔｒｏｎｇＡＲＭ、６個ＲＩＳＣ結構的可編程微引擎（每個微引擎包含４個硬件線程）、６４位和最高１０４ＭＨｚ的ＩＸ Ｂｕｓ、３２位的ＳＲＡＭ接口單元（工作頻率為核心頻率的一半）、６４位的ＳＤＲＡＭ接口單元（工作頻率為核心頻率的一半）、３２位和最高６６ＭＨｚ的ＰＣＩ總線接口單元等。ＩＸＰ１２００通過ＦＢＩ接口單元和ＩＸ Ｂｕｓ相連接。另外還有一套集成開發(fā)環(huán)境，可用于對微引擎進行應用開發(fā)，它支持匯編和Ｃ編程語言。

（１）ＳｔｒｏｎｇＡＲＭ Ｃｏｒｅ

通過ＳｔｒｏｎｇＡＲＭ Ｃｏｒｅ可實現(xiàn)ＣＰＵ的主要功能，同時可啟動系統(tǒng)、管理和控制對網(wǎng)絡處理器的其它單元、處理微引擎無法處理的數(shù)據(jù)包和一些異常狀況。

（２）微引擎

微引擎是可編程的３２－ｂｉｔ ＲＩＳＣ處理器，它的指令集是專門針對網(wǎng)絡和通信應用而設計的。通過對各個線程進行編程，可單獨執(zhí)行數(shù)據(jù)包的轉發(fā)和處理，而無需ＳｔｒｏｎｇＡＲＭ Ｃｏｒｅ干預，因而可減輕ＳｔｒｏｎｇＡＲＭ Ｃｏｒｅ的負擔，特別適合高速數(shù)據(jù)的處理和轉發(fā)。

（３）ＳＤＲＡＭ單元

ＳＤＲＡＭ單元可提供ＩＸＰ１２００與ＳＤＲＡＭ的接口，最大可支持２５６Ｍ字節(jié)的ＳＤＲＡＭ。雖然ＳＤＲＡＭ的訪問速度較慢，但存儲空間大，因而可用來存儲大容量的數(shù)據(jù)結構（如數(shù)據(jù)包和路由表等），并可在系統(tǒng)運行時存儲操作系統(tǒng)的代碼。

（４）ＳＲＡＭ單元

ＳＲＡＭ單元可為三種類型設備提供通用總線接口。這些設備包括最大可達８Ｍ字節(jié)的ＳＳＲＡＭ、復位后ＳｔｒｏｎｇＡＲＭ Ｃｏｒｅ執(zhí)行代碼所在的ＦＬＡＳＨ或Ｅ-ＰＲＯＭ等、ＢＯＯＴＲＯＭ設備和其它慢速端口設備（如ＣＡＭ）、加密設備和ＭＡＣ或ＰＨＹ設備的控制狀態(tài)接口。ＳＲＡＭ訪問速度較快，但存儲空間小，主要用來存儲查找表和緩存描述符等需要快速訪問的數(shù)據(jù)結構。

（５）ＰＣＩ單元

ＰＣＩ單元用于提供與ＰＣＩ設備相連的接口，可用于下載操作系統(tǒng)和配置程序。

（６）ＦＢＩ單元

圖１中的哈希單元、ＩＸ總線接口和Ｓｃｒａｃｈｐａｄ內存統(tǒng)稱為ＦＢＩ單元。ＩＸＰ１２００通過ＦＢＩ單元和ＩＸ Ｂｕｓ相連，來實現(xiàn)外設與ＩＸＰ１２００之間數(shù)據(jù)包的收發(fā)，以便使微引擎可以訪問這些數(shù)據(jù)包，并利用線程對其進行轉發(fā)。實際上，ＳｔｒｏｎｇＡＲＭ Ｃｏｒｅ也可以訪問這些數(shù)據(jù)包，并對其進行異常處理或上層協(xié)議處理。

２　以太網(wǎng)上聯(lián)卡的設計方案

以太網(wǎng)上聯(lián)卡的基本功能是實現(xiàn)ＡＴＭ信元和以太網(wǎng)幀之間的轉發(fā)，即從ＬＶＤＳ接口收到來自核心卡的ＡＴＭ信元流后，根據(jù)封裝協(xié)議（如ＲＦＣ１４８３橋接協(xié)議）轉換成以太網(wǎng)幀，然后建立相應的ＭＡＣ地址與ＡＴＭ ＰＶＣ的對應關系，并通過以太網(wǎng)上聯(lián)口送往ＩＰ網(wǎng)絡；也可以從以太網(wǎng)上聯(lián)口接收來自ＩＰ網(wǎng)絡的以太網(wǎng)幀，然后根據(jù)建立的ＭＡＣ地址與ＡＴＭ ＰＶＣ的對應關系，將其轉換成ＡＴＭ信元流，再通過ＬＶＤＳ接口送往核心卡。

在上聯(lián)卡中，ＡＴＭ信元和以太網(wǎng)幀之間的轉發(fā)是由網(wǎng)絡處理器中的微引擎完成的。要使以太網(wǎng)上聯(lián)卡不成為網(wǎng)絡的瓶頸，微引擎必須能以線速來處理數(shù)據(jù)包（以太網(wǎng)幀或ＡＴＭ信元），即在下一個數(shù)據(jù)包到來以前，完成對當前數(shù)據(jù)包的處理。因此，每個數(shù)據(jù)包的最大允許處理時間應小于數(shù)據(jù)包之間的間隔時間。

在進行設計時，應根據(jù)以太網(wǎng)上聯(lián)卡具體功能的實現(xiàn)，并結合網(wǎng)絡處理器ＩＸＰ１２００所擁有的硬件資源來進行合理的分配使用。這樣可以最大限度地發(fā)揮系統(tǒng)性能，本設計中，以太網(wǎng)上聯(lián)卡需要實現(xiàn)以太網(wǎng)接收處理、ＣＲＣ計算產(chǎn)生、ＡＴＭ發(fā)送處理、ＡＴＭ接收處理、ＣＲＣ校驗、以太網(wǎng)發(fā)送等六個主要任務，而由于ＩＸＰ１２００剛好擁有六個微引擎，因此，將這六個單獨的任務分配在每個微引擎上，并在處理上將其搭建成多流水線結構的程序架構，可以取得很好的處理效果。圖２給出了網(wǎng)絡處理器ＩＸＰ１２００的六個微引擎的任務分配方案，該分配方案的整個處理流程可以分為兩個方向，一是上行方向，即ＡＴＭ到以太網(wǎng)的數(shù)據(jù)映射，二是下行方向，即以太網(wǎng)到ＡＴＭ的數(shù)據(jù)轉換。

在上行方向，ＡＴＭ接收引擎把收到的ＡＴＭ信元組裝成ＡＡＬ５ ＰＤＵｓ，并根據(jù)封裝協(xié)議轉換成以太網(wǎng)幀，同時建立相應的ＭＡＣ地址與ＡＴＭ ＰＶＣ的對應關系，然后送到ＣＲＣ－３２校驗隊列。接下來由ＣＲＣ－３２校驗引擎對隊列中的ＰＤＵｓ執(zhí)行ＣＲＣ校驗并把ＰＤＵｓ送到以太網(wǎng)的發(fā)送隊列。而以太網(wǎng)發(fā)送引擎的任務則主要是把發(fā)送隊列中的以太網(wǎng)幀從以太網(wǎng)上聯(lián)口發(fā)送出去。

在下行方向，以太網(wǎng)接收引擎接收來自以太網(wǎng)上聯(lián)口的以太網(wǎng)幀，并將其封裝成ＡＡＬ５ ＰＤＵｓ后送到ＣＲＣ－３２產(chǎn)生隊列，同時根據(jù)建立的ＭＡＣ地址與ＡＴＭ ＰＶＣ的對應關系進行查找以得到ＡＴＭ信元頭部。接著由ＣＲＣ－３２產(chǎn)生引擎為隊列中的ＰＤＵｓ生成ＣＲＣ校驗值，并把ＰＤＵｓ送到ＵＢＲ隊列。最后由ＡＴＭ發(fā)送引擎把ＰＤＵｓ分割（ｓｅｇｍｅｎｔ）成ＡＴＭ信元后，從ＡＴＭ端口發(fā)送出去。

３ 以太網(wǎng)上聯(lián)卡的硬件設計

圖３所示是以太網(wǎng)上聯(lián)卡的硬件電路，該硬件電路主要包括四個部分：以太網(wǎng)處理單元、ＩＸＰ１２００網(wǎng)絡處理單元、ＦＰＧＡ控制邏輯單元、ＡＴＭ及ＬＶＤＳ背板總線處理單元。

３．１ 以太網(wǎng)處理單元

以太網(wǎng)處理單元是上聯(lián)卡的上聯(lián)處理部分，用于連接路由器或者三層交換機等數(shù)據(jù)網(wǎng)絡設備。該單元主要包括ＲＪ４５接口、變壓器隔離電路、ＬＸＴ９７６３以太網(wǎng)物理層芯片和ＩＸＦ４４０ ＭＡＣ層芯片。其中ＲＪ４５接口以及變壓器隔離電路是以太網(wǎng)處理接口的標準單元電路，ＬＸＴ９７６３主要完成８０２．３協(xié)議中描述的物理層功能，它主要通過ＭⅡ總線和ＩＸＦ４４０芯片相連接。ＩＸＦ４４０芯片主要完成８０２．３協(xié)議中描述的ＭＡＣ層功能，同時提供與網(wǎng)絡處理器的ＩＸ總線接口，實際上，該芯片是網(wǎng)絡處理器中ＩＸ總線的ＳＬＡＶＥ設備。

３．２ ＩＸＰ１２００網(wǎng)絡處理單元

ＩＸＰ１２００網(wǎng)絡處理單元是整個以太網(wǎng)上聯(lián)卡的核心，它主要通過ＩＸ總線與外部芯片進行相連，是ＩＸ總線的ＭＡＳＴＥＲ設備，所有的處理軟件均運行在網(wǎng)絡處理器中。

ＩＸＰ１２００網(wǎng)絡處理單元由網(wǎng)絡處理器ＩＸＰ１２００及外部芯片（如ＳＤＲＡＭ?ＳＲＡＭ?Ｆｌａｓｈ等）構成。ＳＤＲＡＭ和ＳＲＡＭ單元是可共享的智能單元。其中ＳＤＲＡＭ單元可以被ＩＸＰ１２００的ＳｔｒｏｎｇＡＲＭ內核以及微引擎和ＰＣＩ總線上的設備直接訪問，這樣可以支持ＳＤＲＡＭ與微引擎或ＩＸ總線以及ＰＣＩ總線之間的快速移動數(shù)據(jù)，而ＳＲＡＭ單元則具有比ＳＤＲＡＭ單元更快的訪問時間，通常可以用來存儲需要快速查找的表格，以提高性能。

３．３ ＦＰＧＡ控制邏輯單元

由于在英特爾公司所提供的網(wǎng)絡處理器解決方案中，外部的數(shù)據(jù)接口是ＩＸ總線，該總線是英特爾提供的專有數(shù)據(jù)總線，而以太網(wǎng)上聯(lián)卡中所采用的ＡＴＭ芯片的外部接口為標準的ＵＴＯＰＩＡ總線。所以，為了實現(xiàn)芯片間的互聯(lián)，應采用ＦＰＧＡ來完成ＩＸ總線和ＵＴＯＰＩＡ總線間的變換，即在ＩＸ總線端實現(xiàn)ＩＸ總線的ＳＬＡＶＥ接口，在ＡＴＭ端實現(xiàn)ＵＴＯＰＩＡ 總線的ＳＬＡＶＥ接口。通過該ＦＰＧＡ邏輯控制單元可為ＡＴＭ到以太幀的轉換提供物理層的控制功能。ＦＰＧＡ邏輯控制單元的實現(xiàn)對于完成以太網(wǎng)上聯(lián)卡的設計非常關鍵。

３．４ ＡＴＭ與ＬＶＤＳ背板總線單元

該處理單元主要完成以太網(wǎng)上聯(lián)卡中的網(wǎng)絡處理器單元與背板ＡＴＭ的無縫連接。由于ＤＳＬＡＭ設備的設計核心是基于ＡＴＭ技術，為了將網(wǎng)絡處理器單元應用在基于ＡＴＭ的ＤＳＬＡＭ設備中，必須采用該處理單元來實現(xiàn)系統(tǒng)互連。

ＤＳＬＡＭ設備系統(tǒng)中的其它板卡主要用于完成ＡＴＭ交換以及ＡＤＳＬ設備的線路接口。而背板是基于ＬＶＤＳ總線的高速差分總線，它具有抗干擾能力。這對于高密度的ＤＳＬＡＭ設備來說是非常重要的。實際上，上聯(lián)卡就是通過ＡＴＭ的物理層芯片與高速ＬＶＤＳ總線進行互聯(lián)，從而使該板卡無縫插接在系統(tǒng)之中。

４ 以太網(wǎng)上聯(lián)卡的軟件設計

以太網(wǎng)上聯(lián)卡的軟件主要運行在網(wǎng)絡處理器ＩＸＰ１２００中。為了方便基于網(wǎng)絡處理器ＩＸＰ１２００的開發(fā)，英特爾公司特別推出了高度集成且具有強大開發(fā)能力的開發(fā)工具ＳＤＫ２．０。這個開發(fā)工具包中包含有ＩＸＰ１２００ Ｄｅｖｅｌｏｐｅｒ ＷｏｒｋＢｅｎｃｈ，是一個集成的開發(fā)工具，專門用來寫符號微碼，并且具有匯編器以及優(yōu)化設備，還提供了一個不需要硬件的ＩＸＰ１２００模擬器，可支持軟件模式下的仿真和調試，因而具備友好的用戶接口和調試環(huán)境。

網(wǎng)絡處理器ＩＸＰ１２００的軟件開發(fā)主要基于兩個層面，一個是高層軟件，通常指運行在網(wǎng)絡處理器ＩＸＰ１２００ ＳｔｒｏｎｇＡｒｍ內核上的管理軟件、路由協(xié)議軟件以及所有的系統(tǒng)所需任務，這部分軟件通常需要一個嵌入式操作系統(tǒng)，目前的開發(fā)主要基于Ｌｉｎｕｘ操作系統(tǒng)。另一個層面是底層軟件，這部分軟件主要運行于六個微引擎之上，可用于完成包的快速處理，包括包的快速轉發(fā)和基本的二層協(xié)議處理等，這部分軟件采用微碼形式來完成，但應特別注意軟件部分的代碼優(yōu)化，即用盡可能少的指令來完成處理。在網(wǎng)絡處理器ＩＸＰ１２００中，每個微引擎提供有２ｋ字大小的代碼存儲空間。此外，每個微引擎中也包含四個線程，這四個線程可構成硬件多線程。由于微引擎內部包含有大量的ＧＰＲ以及ＳＲＡＭ、ＳＤＲＡＭ傳輸寄存器，因此，在采用微線程進行相對尋址模式時，每個線程都具有自己特定的寄存器組，從而極大地加快了線程切換的速度。在ＩＸＰ１２００中進行微碼設計有一個重要原則：即當一個線程在等待資源時，應將該線程切換出去，以讓其它線程占用微引擎的處理，這樣可進行快速切換，以保證各個線程都能夠充分利用微引擎的處理機，而不會因為一個在等待資源線程，造成處理器的浪費。微碼的組織也是按照這一原則來進行的。圖４所示是高層軟件的程序主流程圖。高層軟件的目的是完成整個硬件和軟件的初始化，同時將微碼程序加載到網(wǎng)絡處理器的六個微引擎中，并啟動運行。

底層軟件的微碼流程分為兩個部分，其任務分配和以上討論的六個微引擎的任務分配一致。它也分為兩個方向，即ＡＴＭ到以太網(wǎng)方向和以太網(wǎng)到ＡＴＭ方向。圖５所示是其微碼的軟件流程圖。

５　結束語

本文介紹的基于網(wǎng)絡處理器ＩＸＰ１２００的以太網(wǎng)上聯(lián)卡，已經(jīng)成功應用于ＤＳＬＡＭ設備中，并解決了ＤＳＬＡＭ設備與ＩＰ網(wǎng)絡的高速互聯(lián)問題。經(jīng)過測試?本卡性能良好，系統(tǒng)運行穩(wěn)定。