新聞中心

EEPW首頁 > EDA/PCB > 業(yè)界動態(tài) > ASML:量產(chǎn)型EUV機臺2015年就位

ASML:量產(chǎn)型EUV機臺2015年就位

作者: 時間:2013-08-20 來源:新電子 收藏

  極紫外光()微影技術(shù)將于2015年突破量產(chǎn)瓶頸。傳統(tǒng)浸潤式微影技術(shù)在半導(dǎo)體制程邁入1x奈米節(jié)點后將面臨物理極限,遂使成為產(chǎn)業(yè)明日之星。設(shè)備供應(yīng)商艾司摩爾()已協(xié)同比利時微電子研究中心(IMEC)和重量級晶圓廠,合力改良光源功率與晶圓產(chǎn)出速度,預(yù)計2015年可發(fā)布首款量產(chǎn)型EUV機臺。

本文引用地址:http://m.butianyuan.cn/article/159116.htm

  亞太區(qū)技術(shù)行銷協(xié)理鄭國偉提到,雖也同步投入E-Beam基礎(chǔ)研究,但目前對相關(guān)設(shè)備的開發(fā)計劃仍抱持觀望態(tài)度。

  ASML亞太區(qū)技術(shù)行銷協(xié)理鄭國偉表示,ASML于2012年下旬購并微影設(shè)備光源供應(yīng)商--Cymer后,近半年在EUV技術(shù)研發(fā)方面已有重大突破。特別在光源功率表現(xiàn)上,已從去年30瓦(W)大幅提升至目前的55瓦,預(yù)估今年底設(shè)定功率達80瓦、每小時晶圓產(chǎn)出速度(wph)58片的目標也可順利達陣,并將出貨五部EUV研發(fā)型設(shè)備--NXE 3300予客戶。

  與此同時,ASML亦緊鑼密鼓推動EUV量產(chǎn)型機臺設(shè)計,目前正與英特爾(Intel)、臺積電、三星(Samsung)和IMEC緊密合作,將共同投入大量研發(fā)資源并貢獻各自的矽智財(IP),進一步提升EUV光源功率并改良光學(xué)機構(gòu)設(shè)計,使晶圓產(chǎn)出速度和經(jīng)濟效益符合業(yè)界要求。鄭國偉強調(diào),ASML最快在2015年中就能發(fā)布EUV量產(chǎn)型機臺,使光源功率突破250瓦,且晶圓產(chǎn)出速度臻至125wph,從而協(xié)助晶圓廠加速布建10奈米鰭式電晶體(FinFET)產(chǎn)線。

  事實上,ASML已和晶圓廠客戶達成共識,認為只要將EUV光源功率提升至100~125瓦,實現(xiàn)70wph的水準,整體生產(chǎn)成本就能趕上多重浸潤式曝光,逐漸在16/14奈米FinFET制程嶄露頭角。至于2015~2016年,EUV具備125wph的產(chǎn)出能力,更將成為晶圓廠發(fā)展10奈米FinFET不可或缺的制程設(shè)備,躍居微影技術(shù)主流地位。

  據(jù)悉,進入20奈米世代,電晶體線寬(指晶圓布線之間的距離)將微縮至30奈米以下,已超越目前主流浸潤式微影方案的解析度極限(約為3x奈米),因此,包括臺積電、格羅方德(GLOBALFOUNDRIES)等正在投資建置20奈米產(chǎn)線的晶圓廠,皆已相繼導(dǎo)入雙重曝光(Double-patterning)技術(shù),在同一片晶圓面積上進行兩次微影制程,以實現(xiàn)更高密度的晶片電路布局(Layout)。

  不過,鄭國偉分析,一旦采用雙重甚至三重曝光,增加晶圓制作流程的循環(huán)時間(Cycle Time),不僅生產(chǎn)成本倍增,良率也會隨之下降,勢將延宕先進制程開發(fā)速度,并重重打擊晶圓廠和晶片商的投資信心。也因此,業(yè)界才會對解析度可朝30奈米以下規(guī)格延伸,并能單次曝光的EUV寄予厚望;而EUV主要設(shè)備供應(yīng)商ASML更是責無旁貸,務(wù)須跨越相關(guān)技術(shù)門檻,以延續(xù)摩爾定律(Moore’s Law)。

  由于EUV對半導(dǎo)體產(chǎn)業(yè)的發(fā)展舉足輕重,部分業(yè)者也憂心該技術(shù)一旦遭遇瓶頸,整個供應(yīng)鏈將無以為繼的窘境,競相開始尋求備案。鄭國偉提到,現(xiàn)階段的確有廠商同時押寶不同的微影方案,其中,可省下光罩制程且解析度亦能滿足1x奈米晶圓要求的多重電子束(Multi E-Beam)技術(shù),為當下呼聲最高的EUV替代選項;然而,E-Beam的晶圓產(chǎn)出速度還遠遠落后傳統(tǒng)或EUV微影,短期內(nèi)難有突破性的進展。



關(guān)鍵詞: ASML EUV

評論


技術(shù)專區(qū)

關(guān)閉