發(fā)射應用中多個高速、復用DAC的同步

摘要：該篇應用筆記給出了多個具有多路輸入或集成內插濾波器的高速復用數(shù)模轉換器(DAC)的同步方法。這樣的DAC用于I/Q上變頻器或數(shù)字波束成形發(fā)射器中。這些DAC可提供數(shù)據(jù)時鐘輸出用于與數(shù)據(jù)源的同步。

概述

在很多發(fā)射應用中必須產生多路相對相位準確已知的模擬輸出。在正交調制器中(圖1)，I和Q通道必須具有明確的相位關系來實現(xiàn)鏡頻抑制。圖1中，DAC1和DAC2的延遲必須匹配。使用數(shù)字波束成形技術的發(fā)射器需要準確地控制大量DAC之間的相對相位。


圖1. 使用多路復用DAC的I/Q發(fā)射器中的DAC和第一上變頻級

使用具有多路輸入的DAC (MUX-DAC)如MAX19692，或具有數(shù)據(jù)時鐘輸出的內插DAC時，輸入數(shù)據(jù)速率為DAC刷新速率的1/N，DAC在一個或兩個數(shù)據(jù)時鐘跳變沿鎖存數(shù)據(jù)。MAX19692中N = 4，輸入數(shù)據(jù)速率為DAC刷新速率的1/4。DAC輸出一個由輸入時鐘經數(shù)字分頻得到的數(shù)據(jù)時鐘(DATACLK)。DAC上電時，數(shù)字時鐘分頻器可在N個狀態(tài)的任意一個啟動。如果使用多個DAC，不同DAC的時鐘分頻器會在不同的狀態(tài)啟動，所以DAC會在不同的時間鎖存數(shù)據(jù)。除非這種情況被發(fā)現(xiàn)并校正，否則不同的DAC輸出數(shù)據(jù)時相互之間可能會有一個或更多個時鐘周期的延遲。如果每個DAC的時鐘分頻器可以復位，那么這種情況可以避免，但是仍然會存在一些問題。如果其中一個時鐘分頻器發(fā)生錯誤，DAC會變得永久異相，除非執(zhí)行一些錯誤狀態(tài)檢測方法。為了保證系統(tǒng)的可靠性，必須檢測相位錯誤狀態(tài)并改正。如果DAC工作于非常高速的狀態(tài)下，那么復位信號與輸入時鐘的同步也可能是個難題。

圖2所示是MAX19692的時鐘(CLKP，CLKN)和數(shù)據(jù)時鐘(DATACLKP，DATACLKN)接口的簡化框圖。初始時鐘由一個兩位計數(shù)器四分頻后用于鎖存數(shù)字DAC輸入。該計數(shù)器可能在四個狀態(tài)中的任意一個啟動(圖3)。如果使用兩個多路復用DAC，這兩個DAC可能會在不同的狀態(tài)啟動。這可能導致DAC1的鎖存與DAC2的鎖存之間存在-1、0、1或2個時鐘周期的延遲。

MAX19692的數(shù)據(jù)時鐘輸出再由數(shù)據(jù)輸入鎖存時鐘進行2分頻或4分頻。然后數(shù)據(jù)在雙倍數(shù)據(jù)率(DDR)模式下在時鐘的兩個跳變沿進行鎖存，或者在四倍數(shù)據(jù)率(QDR)模式下在時鐘的每90°相位處進行鎖存。如果多個DAC的數(shù)據(jù)時鐘延遲相匹配，或數(shù)據(jù)時鐘相互之間反相，那么鎖存時鐘相匹配。


圖2. MAX19692內部時鐘接口框圖


圖3. MAX19692鎖存時鐘(四種可能的狀態(tài))

DAC的同步問題有兩個方面：

1. DAC的鎖存時鐘之間的相對相位必須被檢測。
2. DAC之間的相對相位必須被調整直到DAC被合適地定相。

檢測DAC之間的相位誤差可以通過檢測兩個DAC之間的數(shù)據(jù)時鐘輸出的相位誤差來實現(xiàn)。相位檢測器可以像一個異或門一樣簡單，也可以像相頻檢測器一樣復雜。

可以通過操作一個或更多個DAC的時鐘來實現(xiàn)兩個DAC之間的相位調整，直到DAC數(shù)據(jù)時鐘輸出的相對相位為零。另外一種方法可以測量數(shù)據(jù)時鐘之間的DAC延遲周期數(shù)和相應的延遲數(shù)據(jù)。下面的段落講述了I/Q配置中的這兩種方法。

通過“吞”脈沖實現(xiàn)DAC相位調整

如果DAC使用方波(比如ECL)時鐘，兩個DAC之間的同步可以用圖4所示的簡單的高速邏輯電路來實現(xiàn)。為了簡單明了，該原理圖中的邏輯配置只能實現(xiàn)單端功能。但是實際應用中會使用差分邏輯如ECL來實現(xiàn)高速和低噪聲性能。


圖4. 實現(xiàn)DAC同步的簡單的高速邏輯電路

MUX-DAC1時鐘路徑上與門(G1)的插入允許對MUX-DAC1的時鐘進行操作。MUX-DAC2的時鐘路徑上插入與門(G2)用于延遲匹配。異或門(G3)起相位檢測的作用。當DATACLK1和DATACLK2的輸出不同時G3輸出“1”。如果G3out = “1”，應該“吞掉” MUX-DAC1的時鐘脈沖，將DATACLK1的邊沿移位一個CLK時鐘周期。G3輸出的上升沿(G3out)由FF1和G4組成的上升沿檢測器(PED)來檢測。如果檢測到上升沿，PED輸出“0”，持續(xù)一個時鐘周期。在SPB應用于G1之前，F(xiàn)F2將這個信號重新定時，從而使MUX-DAC1的一個時鐘脈沖被抑制。這就使DATACLK1延遲一個CLK時鐘周期。經過若干個時鐘周期后，DATACLK1的延遲與DATACLK2一致，如圖5所示。使用這種方法時，觸發(fā)器要在時鐘的下降沿進行狀態(tài)更新，以消除DAC時鐘信號的毛刺，兩個MUX-DAC的輸入時序要相同。布線時要考慮延遲以確保滿足兩個觸發(fā)器的建立和保持時間的要求，且在時鐘為低時將SPB信號的脈沖應用于G1。否則，時鐘信號可能會產生毛刺。同時建議使用無噪聲電源為時鐘同步電路供電，將抖動的引入減到最小。


圖5. 所示邏輯電路操作的時序圖