淺談使用可定制微控制器高效開發(fā)系統(tǒng)級芯片 (SoC)
以FPGA為基礎的仿真板
設計流程的一個關鍵步驟是在仿真板 (見圖4) 對硬件以及至少底層軟件進行仿真。該仿真板包括完整的內存、標準接口和網絡連接,以及可按應用要求配置的其它附加連接。具體包括:
-器件固定功能部分用帶外接FPGA接口的單芯片來實現(xiàn)。
-使用高密度的FPGA仿真MP模塊,包括內嵌存儲器和外部I/O。
-采用FPGA配置存儲器為MP模塊保存編譯好的HDL代碼。
-外部總線接口 (EBI) 和FPGA的外接I/O連接到擴展板上不同類型的內存,如SDRAM、移動DDRAM、猝發(fā)Cellular RAM、NOR閃存、NAND閃存等。這些存儲器將加載應用軟件和應用數(shù)據(jù)集。
-所有標準接口 (CAN、USB、Ethernet、I2S、AC97、ADC、MCI等) 都通過收發(fā)器/物理層/編解碼協(xié)議層與外部連接,因此可以對器件的外部接口和聯(lián)網/通信鏈路進行全方位的測試和調試。
-圖形用戶界面 (GUI) 的所有部件都連接到相應的板上器件或接口,比如LCD、鍵盤、觸摸屏接口等。這樣就可在板上完成GUI基本接口的測試。
-仿真板提供外部并行I/O (PIO) 和FPGA I/O,用于連接特定應用的外接器件,以及實現(xiàn)非標接口。剩余的FPGA I/O也可用于驗證。
-仿真板配有JTAG仿真器 (ICE) 端口;通過該端口可用帶有JTAG-to-USB的接口和標準開發(fā)工具對ARM核及其外設進行驗證。
-仿真板還配有FPGA JTAG端口;通過該端口可用FPGA廠家提供的工具對FPGA的內部信號進行跟蹤和分析。
這種MCU/FPGA組合可以接近最終器件的工作頻率運行。這樣就能完成器件的即時性測試,包括平臺中的MCU和各種標準接口、MP模塊中實現(xiàn)的各種功能,以及到目前為止已開發(fā)的所有軟件。這種測試至少涵蓋了如下測試對象:設備驅動程序、操作系統(tǒng)端口,以及用于控制MP模塊各種功能的應用代碼模塊。而更改器件的軟/硬件單元無需任何額外成本。
結論
可定制微控制器是特定應用系統(tǒng)級芯片的高效開發(fā)平臺。其設計流程能夠解決系統(tǒng)級芯片設計的大多數(shù)問題,而且開發(fā)成本較低、風險較小,并能提高硬件制備和軟件開發(fā)的首次成功率。而本文所描述的架構和設計流程由愛特梅爾的CAP 可定制微控制器系列所實現(xiàn)。
評論