免費(fèi)的 I/O：改進(jìn) FPGA 時(shí)鐘分配控制

● PCSA——來自板上122.88、125或156.25 MHz的時(shí)鐘源。但是，如果使用了122.88 MHz，這將禁止PCSA上任何非CPRI接口。PCSA也可以接收來自AMC背板的時(shí)鐘。

● PCSB和PCSC——來自板上125或156.25 MHz器件的時(shí)鐘源。它們還可以從AMC背板接收時(shí)鐘。該時(shí)鐘允許不同的速率或相同的速率時(shí)鐘分別提供給PCSB和PCSC參考時(shí)鐘。

● PCSD——來自板上122.88、125或156.25 MHz器件的時(shí)鐘源。它們還可以從AMC背板接收時(shí)鐘信號(hào)。

● 背板——連接AMC edge-finger (TCLKB)的遠(yuǎn)程通信時(shí)鐘。這個(gè)時(shí)鐘可以在不使用時(shí)禁用。

* 來自AMC的時(shí)鐘：這個(gè)時(shí)鐘能夠?yàn)樗?個(gè)quad提供PCS參考時(shí)鐘的驅(qū)動(dòng)參考時(shí)鐘源。

* 輸入AMC的時(shí)鐘：這個(gè)時(shí)鐘能夠驅(qū)動(dòng)AMC模塊到背板，并且可以是任意PCS quad的同一個(gè)參考時(shí)鐘源。
如圖2所示，AMC時(shí)鐘網(wǎng)絡(luò)最初通過多個(gè)時(shí)鐘發(fā)生器控制，14個(gè)扇出緩沖器和一個(gè)2:1多路開關(guān)。該方案需要38個(gè)I/O來進(jìn)行時(shí)鐘分配控制，還需要占用大量電路板面積。

圖2 傳統(tǒng)AMC時(shí)鐘網(wǎng)絡(luò)機(jī)制

利用一個(gè)可編程的時(shí)鐘管理器件，可以大大地優(yōu)化網(wǎng)絡(luò)（如圖3所示）。該方案僅需要18個(gè)I/O來進(jìn)行時(shí)鐘分配控制，節(jié)省了20個(gè)I/O可用于其他功能。此外，使用這種設(shè)計(jì)節(jié)省了超過3平方英寸的電路板面積。
這些方案通過使用兩個(gè)可編程時(shí)鐘管理器件來控制（見圖4）。有幾個(gè)板上振蕩器可以合成和/或扇出作為幾個(gè)時(shí)鐘的輸入。所有的時(shí)鐘變量都可以通過對(duì)時(shí)鐘管理器件的編程來進(jìn)行管理。

圖3 優(yōu)化的AMC時(shí)鐘網(wǎng)絡(luò)設(shè)計(jì)