基于多內核處理器ADSPBF561的高性能視頻控制系統(tǒng)設計

　　本系統(tǒng)中的ADV7183B可對CCD圖像信號進行解碼處理， 以使其能夠適應ADSP BF561處理器； ADV7179則可對ADSP BF561處理器處理后的信號再進行視頻編碼， 然后送入顯示器進行顯示。另外， 通過ADSP BF561處理器的UART接口和EBIU口可以與控制臺以及各種處理器外設進行接口， 以用于數(shù)據(jù)存儲或通過以太網(wǎng)連接到遠程控制臺等。

　　2．1 雙內核匯聚式處理器BF561

　　ADSP BF561處理器是Blackfin產(chǎn)品家族中的一個高性能器件， 該器件內部包括兩個獨立的ADI處理器核， 每個處理器核則包含一個雙乘法累加器信號處理機和一個類RISC指令集。每個內核均采用完全的SIMD架構， 而且包含用于視頻加速處理和圖像處理的指令。匯聚式處理器的特點是減少或避免采用單獨的數(shù)字信號和控制處理器， 從而減少物料成本， 簡化軟硬件開發(fā)的復雜性。

　　ADSP BF561接口方便、功能強大， 并具有易于控制的兩個視頻輸入/輸出口， 可支持ITU-R656， 同時包含有可方便使用的DMA控制器和UART 接口， 以及數(shù)量眾多的GPIO。同時，Blackfin處理器還可提供全面的電源管理方案。

　　其獨特的低功耗和低電壓設計(Blackfin可以由低于2V的外部電壓供電) 可減少系統(tǒng)的整體功耗，這對于全天候運行的智能視頻監(jiān)控系統(tǒng)來說， 具有非常重要的意義。

　　雙內核BF561具有兩倍于BF533處理器的處理性能， 并具有兩倍的片上存儲器， 從而大大增強了數(shù)據(jù)帶寬， 并可與BF533處理器的代碼完全兼容。BF561處理器自帶的328KB片上存儲器提供有兩個并行數(shù)據(jù)端口， 因而可直接連接并行AD和DA轉換器或其他通用外設。此外， BF561處理器還內置有多個獨立的DMA控制器， 并支持數(shù)據(jù)的自動傳輸， 從而可使處理器內核的負擔最小化。BF561延續(xù)了Blackfin處理器接口豐富的特點， 故可為設計帶來極大的便利。

　　一直以來， 大部分多內核處理器都是集成有多個DSP和CPU內核的異構多核處理器， 它們分別將DSP和CPU服務于信號處理任務和控制任務，十分適合于任務劃分簡單的手機等通信應用。而BF561的雙內核DSP則是一個例外， 每個內核都可以同時單獨完成信號處理和控制處理任務， 因而無須將這兩類任務分別在多個內核之間的分配， 這樣就可以隨意地進行任務分配以平衡內核之間的任務處理量。BF561的雙核處理器相互獨立， 因此， 設計時可以根據(jù)應用分配兩個處理器內核的任務， 而且兩個內核在執(zhí)行指令上是相同的。兩個處理器內核可以分別用于運行嵌入式操作系統(tǒng)(OS) 和信號處理。對于信號處理任務量較大的嵌入式系統(tǒng)， BF561也可以將兩個內核同時用于信號處理， 然后單獨采用具有相同內核的BF533 (或BF536處理器) 運行嵌入式操作系統(tǒng)。

　　2.2 ADV7183B視頻解碼器

　　本智能視頻監(jiān)控系統(tǒng)采用ADV7183B芯片作為系統(tǒng)CCD圖像信號的解碼芯片。ADV7183B是一款綜合的視頻解碼芯片， 能夠處理NTSC或PAL制式下的CVBS、S-Video、YPrPb 3種格式的輸入視頻源， 可廣泛地應用于放映機、數(shù)字電視、DVD、游戲機等電子產(chǎn)品。

　　ADV7183B內部帶有行鎖定系統(tǒng)時鐘(LLC)和自適應數(shù)字線長跟蹤(ADLLT) 電路， 可以提供雙重視頻鎖定功能， 同時也具有實時時鐘、信息輸出功能以及3行色度梳狀濾波器。ADV7183B完整的AGC和箝位控制功能可對色度、亮度、飽和度和對比度進行編程視頻調節(jié)， 并可自動進行NTSC或PAL檢測， 它有12個模擬視頻輸入信道， 可設置為二線連續(xù)雙向端口模式， 并與I2C兼容； 此外，ADV7183B還可支持不同模式的視頻輸入和16 bit寬度總線數(shù)字輸出， 其輸入峰峰值為0.5 V～2 V。

　　通過不同的配置， ADV7183B的6個模擬視頻輸入信道可支持6個CVBS輸入信號、3個S-video輸入信號和2個YPrPb構成的模擬視頻輸入信號，并可由寄存器INSEL控制輸入源的類型和信道。