基于PCIe總線的航空視頻采集記錄系統(tǒng)的設(shè)計(jì)

SAA7121需要進(jìn)行初始化配置后才能工作，初始化通過設(shè)置編碼器的寄存器，配置其工作模式。初始化要通過I2C總線完成，系統(tǒng)的I2C總線接口由FPGA實(shí)現(xiàn)。同步時(shí)鐘CLK VO和8-bit并行視頻數(shù)據(jù)都是由FPGA解碼處理后傳輸過來的。編碼器的工作頻率為27MHz，F(xiàn)PGA解碼后的視頻數(shù)據(jù)經(jīng)過SAA7121編碼器的綜合視頻信號(hào)CVBS送給監(jiān)視器。同時(shí)也設(shè)計(jì)了一個(gè)備用的YC分量視頻接口。
2．4 視頻傳輸
采集的視頻數(shù)據(jù)經(jīng)過FPGA解碼處理后需要通過PCIe總線傳輸給嵌入式CPU以便于實(shí)時(shí)壓縮存儲(chǔ)。實(shí)現(xiàn)高速的PCIe總線是海量數(shù)據(jù)傳輸?shù)年P(guān)鍵。數(shù)據(jù)傳輸總線技術(shù)是不斷更新發(fā)展的過程。在數(shù)據(jù)通訊的起初階段，串行通訊因?yàn)樾盘?hào)簡(jiǎn)單、實(shí)現(xiàn)方便而應(yīng)用廣泛，占有統(tǒng)治地位，例如RS422串行通訊，盡管速率不高，目前仍然很有生命力。為解決串行通訊的瓶頸問題，開始采用并行傳輸總線，并行通訊的速率取決于時(shí)鐘頻率和數(shù)據(jù)寬度。目前最流行33MHz／32bit的PCI總線，峰值傳輸速率可達(dá)132Mbps。當(dāng)繼續(xù)提高時(shí)鐘頻率時(shí)，并行通訊總線的數(shù)據(jù)寬度卻成為繼續(xù)提高速率的障礙。由于極高頻下的線路串?dāng)_和反饋，難以保證多路并行總線信號(hào)數(shù)據(jù)同步的一致性，數(shù)據(jù)通訊的傳輸技術(shù)從并行回歸到串行，并行雙向的PCI總線發(fā)展為串行單向的PCIe總線。速率高達(dá)2．5Gbps的PCIe總線有三對(duì)差分信號(hào)，即同步時(shí)鐘CLK+／CLK-、接收信號(hào)R+／R-和發(fā)送信號(hào)T+／T-。PCIe總線設(shè)計(jì)電路如圖5所示。

在PCIe這種高速信號(hào)傳輸總線中，數(shù)據(jù)不是直接通過信號(hào)導(dǎo)線的電壓信號(hào)，而是通過高頻耦合方式傳輸?shù)摹D5中的C1、C2就是發(fā)送方的耦合電容，應(yīng)盡量靠近橋片。每一對(duì)差分信號(hào)都應(yīng)該有耦合電容，圖5中時(shí)鐘和接收信號(hào)對(duì)的耦合電容，隱含在PCIe的主控方。