基于DVI接口的LED視頻控制系統(tǒng)研究
加入技術(shù)交流群
虛線框內(nèi)的 FPGA 控制器內(nèi)部的程序流程圖如圖3 所示。主要完成的功能有四個(gè)。
圖3 FPGA控制器程序流程圖
一是數(shù)據(jù)重構(gòu)。由于本設(shè)計(jì)采用占空比的方法來實(shí)現(xiàn) LED顯示屏的灰度,每個(gè)像素由紅色(R)、綠色(G)、藍(lán)色(B)各 8位的二進(jìn)制數(shù)組成,所以計(jì)算機(jī)一幀的視頻數(shù)據(jù)信息,在 LED 屏上就需要分 8 次來顯示,依次為 bit0、bit1、bit2、…bit7,通過控制這些不同位視頻數(shù)據(jù)信息點(diǎn)亮 LED 時(shí)間的不同來實(shí)現(xiàn)灰度。因此,需要數(shù)據(jù)緩沖處理模塊(雙口RAM)對每幀圖像數(shù)據(jù)進(jìn)行重構(gòu)。
二是截取視頻源。由于本設(shè)計(jì)選取的視頻源分辨率為1024×768,刷新率為65Hz, LED屏大小為320×128。所以像素?cái)?shù)據(jù)寫入雙口RAM的同時(shí),需根據(jù)所要顯示的LED屏大小,對重構(gòu)的像素?cái)?shù)據(jù)進(jìn)行相應(yīng)截取并存入幀存儲(chǔ)器。
三是讀寫控制。當(dāng)行同步信號(hào)HSYNC和數(shù)據(jù)使能信號(hào)DE同時(shí)有效時(shí),讀/寫地址計(jì)數(shù)器同時(shí)開始計(jì)數(shù)。采用ping-pang邏輯,某一時(shí)刻幀存儲(chǔ)器A從緩沖區(qū)接收數(shù)據(jù)時(shí),按照分區(qū)掃描的規(guī)則讀取幀存儲(chǔ)器B內(nèi)的像素?cái)?shù)據(jù),并經(jīng)并/串轉(zhuǎn)換后發(fā)送至LED屏。兩者輪流切換,保證了數(shù)據(jù)的高速傳輸。
四是灰度掃描控制。本設(shè)計(jì)采用占空比控制方法來實(shí)現(xiàn) LED 屏的灰級(jí),整個(gè)屏可以分成 8 個(gè)區(qū),每個(gè)區(qū) 16行,每一行每一列的數(shù)據(jù)可用 8位的二進(jìn)數(shù)表示。對于每一區(qū)首先掃描顯示 16 行各列 8位灰度值的 D0 位,然后掃描顯示 16 行各列灰度值的 D1 位。依次類推,直到掃描顯示 16 行各列灰度值的 D7 位。且8個(gè)區(qū)的掃描是同時(shí)進(jìn)行的。
結(jié)語
本設(shè)計(jì)通過對 DVI 接口技術(shù)的深入研究,探討了基于 DVI 接口的LED 視頻控制系統(tǒng)方案。該控制系統(tǒng)取代了傳統(tǒng)的VGA接入方式,運(yùn)用顯卡的DVI接口作為數(shù)據(jù)源,不需要進(jìn)行 A/D轉(zhuǎn)換和處理,減少了信號(hào)損失。因此,不論從信號(hào)質(zhì)量還是后處理考慮,都有利于提高整個(gè)顯示系統(tǒng)的性能。本文引用地址：http://m.butianyuan.cn/article/169112.htm
評(píng)論