簡易數(shù)字直流電壓表電路及程序設計

設計一個簡易數(shù)字直流電壓表。（量程0V-2V、測量速度為大于等于2次/秒、測量誤差在±0.05V以內，有超限報警、數(shù)碼管顯示。）
3.5.1模塊1：系統(tǒng)設計
（1）分析任務要求，寫出系統(tǒng)整體設計思路
從試題的要求分析，主要包括的內容為ADC轉換電路的控制、采用定時器定時讀取ADC轉換器的數(shù)據(jù)、將ADC轉換器的數(shù)據(jù)計算為對應的電壓值，最后在數(shù)碼管上顯示出來。
整體設計思路：硬件采用單片機的P0輸出數(shù)碼管的7段碼，P2口輸出數(shù)碼管的位控信號。用P1的三個I/O管腳連接ADC轉換器的接口，通過查詢定時器T0中斷標志是否有效來啟動ADC轉換器的工作，并讀取ADC轉換器的轉換結果。然后，根據(jù)ADC轉換器的參考電壓將ADC轉換器的轉換結果計算為對應的電壓值，并在數(shù)碼管上顯示出來。
（2）選擇單片機型號和所需外圍器件型號，設計單片機硬件電路原理圖
采用MCS51系列單片機At89S51作為主控制器，外圍電路器件包括數(shù)碼管驅動、AD轉換器TLC549、基準電壓TL431等。
數(shù)碼管驅動采用2個四聯(lián)共陰極數(shù)碼管顯示，由于單片機驅動能力有限，采用74HC244作為數(shù)碼管的驅動。在74HC244的7段碼輸出線上串聯(lián)100歐姆電阻起限流作用。
AD轉換器的參考電壓由精密基準電源TL431提供，標準參考電壓Vref+為2.5伏, Vref-為0伏。由于0V-2V內的測量誤差控制在±0.05V內，因此8 位A/D轉換器即可滿足要求。AD轉換器TLC549是以8位開關電容逐次逼近A/D轉換器為基礎而構造的CMOS A/D轉換器。 它們設計成能通過3態(tài)數(shù)據(jù)輸出和模擬輸入與微處理器或外圍設備串行接口。TLC549僅用輸入/輸出時鐘（I/O CLOCK）和芯片選擇 （CS）輸入作數(shù)據(jù)控制。TLC549的IO CLOCK輸入頻率最高可達1.1MHz。
TLC549提供了片內系統(tǒng)時鐘，它通常工作在4MHz且不需要外部元件。片內系統(tǒng)時鐘使內部器件的操作獨立于串行輸入/輸出的時序并允許TLC548和TLC549象許多軟件和硬件所要求的 I/O CLOCK和內部系統(tǒng)時鐘一起可以實現(xiàn)高速數(shù)據(jù)傳送以及對于TLC549為每秒40,000次轉換的轉換速度。TLC549 的引腳排列分別如圖3-17下。

如圖3-17 TLC549 的引腳排列
TLC549 的工作時序如圖3-18所示。

圖3-18 TLC549 的工作時序
轉換周期需要36個系統(tǒng)時鐘周期（最大為 17μs），它開始于CS變?yōu)榈碗娖街驣/O CLOCK的第8個下降沿，這適用于該時刻其地址存在于存儲器中的通道。
在CS變?yōu)榈碗娖胶螅罡哂行?（A7）自動被放置在DATA OUT總線上。其余的7 位（A6-A0）在前7個I/O CLOCK下降沿由時鐘同步輸出。
TLC549的工作原理
TLC549是在單個芯片內的完善的數(shù)據(jù)采集系統(tǒng)。每一個器件包含內部系統(tǒng)時鐘，采樣和保持，8位A/D轉換器，數(shù)據(jù)寄存器以及控制邏輯電路。為了提高靈活性和訪問速度，器件有兩個控制輸入：I/OCLOCK和芯片選擇（CS）。這些控制輸入和與TTL兼容的3態(tài)輸出易于與微處理器或小型計算機的串行通信。器件可在17μs或更短時間內完成轉換。TLC549每25μs重復一次完整的輸入-轉換-輸出（input-conversion-output）周期。
內部系統(tǒng)時鐘和I/OCLOCK獨立使用且不需要任何特定的速度或二者之間的相位關系。這種獨立性簡化了器件的硬件和軟件控制任務。由于這種獨立性和系統(tǒng)時鐘的內部產(chǎn)生，控制硬件和軟件只需關心利用I/O時鐘讀出先前轉換結果和啟動轉換。內部系統(tǒng)時鐘以這種方式驅動轉換電路以便控制硬件和軟件不需要涉及此項任務。
當CS為高電平時，DATAOUT處于高阻狀態(tài)且I/OCLOCK（I/O時鐘）被禁止。正常控制時序為：
1.CS被拉至低電平。當CS變?yōu)榈碗娖綍r，前次轉換結果的最高有效位（MSB）開始出現(xiàn)在DATAOUT端。
2.前4個I/OCLOCK周期的下降沿輸出前次轉換結果的第2、第3、第4和第5個最高有效位。在I/OCLOCK第4個高電平至低電平的跳變之后，片內采樣和保持電路開始對模擬輸入采樣。采樣操作主要包括內部電容器充電到模擬輸入電壓的電平。
3.其后再把三個I/OCLOCK周期加至I/OCLOCK端，在這些時鐘周期的下降沿，第6、第7和第8個轉換位被移出。
4.最后（第8個）時鐘周期被加至I/OCLOCK。此時鐘周期高電平至低電平的跳變使片內采樣和保持電路開始保持功能。保持功能在接著四個內部系統(tǒng)時鐘周期內繼續(xù)進行，在此之后保持功能結束且在下面32個系統(tǒng)時鐘周期內完成轉換，總共為36個周期。在第8個I/OCLOCK周期之后，CS必須變?yōu)楦唠娖?，否則I/OCLOCK必須保持低電平達至少36個系統(tǒng)時鐘周期以供保持和轉換功能的完成。在多個轉換周期內CS可保持低電平。在多個轉換周期內使CS保持低電平時必須特別注意防止I/OCLOCK線上的噪聲閃變。如果在I/OCLOCK上發(fā)生閃變，那么在微處理器/控制器和器件之間的I/O時序將失去同步。此外，如果CS變?yōu)楦唠娖剑敲此仨毐３指唠娖街敝赁D換結束為止。否則，CS的有效高電平至低電平跳變將引起復位，它使正在進行的轉換失敗。
在36個系統(tǒng)時鐘周期發(fā)生之前，通過完成步驟1至4可以啟動新的轉換，同時正在進行的轉換中止。此操作產(chǎn)生先前的轉換結果而不是正在進行的轉換結果。
（3）分析軟件任務要求，寫出程序設計思路，分配單片機內部資源，畫出程序流程圖
軟件的任務包括定時器的定時功能、AD轉換器TLC549的控制與數(shù)據(jù)的讀取，數(shù)碼管的動態(tài)掃描。程序設計思路，采用查詢定時器中斷標志的方式來啟動AD轉換器TLC549的工作，在讀取AD轉換器的數(shù)據(jù)之后，再對數(shù)據(jù)進行計算換算為對應的電壓值。
需要分配的單片機存儲資源包括AD轉換器數(shù)據(jù)的暫存變量（re_data）、定時器溢出次數(shù)的計數(shù)變量（T_cnt）、數(shù)據(jù)換算的系數(shù)（xishu）以及電壓值（volt）等。
主程序的流程圖如圖3-19所示。由于采用查詢中斷標志的方式來響應的中斷，所以主程序要循環(huán)完成如下任務：中斷標志的查詢、AD轉換器數(shù)據(jù)的讀取、電壓值的換算以及數(shù)碼管的動態(tài)掃描顯示。

圖3-19數(shù)字電壓表的主程序流程圖

（4）設計系統(tǒng)軟件調試方案、硬件調試方案及軟硬件聯(lián)合調試方案
軟件調試方案：偉福軟件中，在“文件新建文件”中，新建C語言源程序文件，編寫相應的程序。在“文件新建項目”的菜單中，新建項目并將C語言源程序文件包括在項目文件中。
在 “項目編譯”菜單中將C源文件編譯，檢查語法錯誤及邏輯錯誤。在編譯成功后，產(chǎn)生以 “*.hex”和“*.bin” 后綴的目標文件。
硬件調試方案：在設計平臺中，將單片機的P1.0接TLC549的CLK管腳，P1.1接TLC549的DOUT管腳，P1.2接TLC549的CS管腳。
在偉福中將程序文件編譯成目標文件后，將下載線安裝在實驗平臺上，運行“MCU下載程序”，選擇相應的flash 數(shù)據(jù)文件，點擊“編程”按鈕，將程序文件下載到單片機的Flash中。
然后，上電重新啟動單片機，檢查所編寫的程序是否達到題目的要求，是否全面完整地完成試題的內容。

3.6.2 模塊2 程序設計
//晶振：11.0592MHz，定時器T0每50ms中斷一次，每隔0.1秒讀ADC一次
/* AD轉換器使用 TLC549