與MCS51系列單片機(jī)相同的數(shù)據(jù)存儲器擴(kuò)展技術(shù)解析方案

1.3.2 邏輯段表設(shè)計與段的存取管理

為了便于對段的存取管理控制，設(shè)計一個邏輯段表，表的內(nèi)容為邏輯段號。因為1個邏輯段為64KB，它與2個物理段(每段32KB)相對應(yīng)，因而邏輯段表示的長度為實際物理段總數(shù)的一半。設(shè)有N個段，邏輯段表如圖3所示。例如：有8個32KB的物理段，邏輯段表的長度為4B，邏輯段表的內(nèi)容為：0，1，2， 3。實際的物理段號為：0，1，2，3，4，5，6，7。每個邏輯段號與2個物理段號相對應(yīng)。

另外，為了便于存取控制，設(shè)計一個將邏輯地址自動轉(zhuǎn)換成物理地址的子程序，子程序必須簡單。經(jīng)過分析，把每個32KB的物理段的起始地址都設(shè)為8000H，即每個32KB的物理段的段內(nèi)地址都是從8000H～0FFFFH。根據(jù)邏輯地址與物理地址的對應(yīng)關(guān)系，筆者設(shè)計了一個子程序，由于結(jié)構(gòu)簡單，只給出具體流程圖，如圖4所示。子程序的入口參數(shù)為邏輯段號與邏輯偏移地址，返回結(jié)果為物理段號與物理段內(nèi)地址。這樣，對段的存取訪問可先查邏輯段表查出邏輯段號，再調(diào)用該子程序?qū)崿F(xiàn)。

2 設(shè)計舉例：8096擴(kuò)展128KB的RAM

分析：由于地址空間為128KB，因此可以設(shè)置4個大小同為32KB的段，每段選用1個62256芯片。電路原理分析：8096的P3口輸出直接作為數(shù)據(jù)總線使用，同時外接74LS373的輸出，作為低地址總線A0～A7;P4口的P4.0～P4.6作為高地址總線A8～A14使用，P4.7經(jīng)過一反相器連接74LS139(雙2～4譯碼器)的1G(使能器);P1.1、P1.0分別與74LS139譯碼器的兩個輸入端1A1、1A0相接。P1.1、 P1.0、P4.7分別作為高地址總線A17、A16、A15使用。譯碼器的輸出1Y3、1Y2、1Y1、1Y0分別與4個寄存器62256的片選信號 CS相接。這樣可以得出：段0存儲器的物理地址為08000H～0FFFFH，段1存儲器的物理地址為18000H～1FFFFH，段2存儲器的物理地址為28000H～2FFFFH，段3存儲器的物理地址為38000H～3FFFFH;而邏輯地址為00000H～1FFFFH。邏輯段表的內(nèi)容為0、1，具體電路如圖5所示。

3 總結(jié)

這種段式管理的數(shù)據(jù)存儲器擴(kuò)展技術(shù)簡單方便，具有很大的優(yōu)越性，具體體現(xiàn)在以下幾方面：從應(yīng)用角度看，此技術(shù)能夠?qū)崿F(xiàn)大容量的數(shù)據(jù)存儲器的擴(kuò)展，數(shù)據(jù)存儲器可采用RAM、EEPROM、FLASH RAM等;最大的擴(kuò)展容量為8MB，遠(yuǎn)遠(yuǎn)超出了一般應(yīng)用系統(tǒng)的數(shù)據(jù)存儲器擴(kuò)展需求。從用戶角度看，用戶在編程時不必考慮實際物理數(shù)據(jù)存儲器的地址空間是否連續(xù)，通過段式管理，使用連續(xù)的邏輯地址來編程，克服了不連續(xù)物理地址空間的缺陷，而且，對各段存儲的數(shù)據(jù)提供了保護(hù);在一般的大數(shù)據(jù)量的單路信號檢測與處理系統(tǒng)中，此技術(shù)使得用戶對連接采集數(shù)據(jù)的存取是透明的，不受硬件的局限，便于用各種高級語言開發(fā)設(shè)計。從硬件角度看，對于數(shù)據(jù)存儲器采用多個32KB 的RAM芯片，各存儲段相互獨立，互不影響，各段的存儲器芯片的故障也不會對整個系統(tǒng)造成很大影響;在一般的多數(shù)大數(shù)據(jù)量的信號檢測與處理系統(tǒng)以及由單片機(jī)組成的集散式控制系統(tǒng)中，可以為每路采集的數(shù)據(jù)分酌情不同的段來存儲，這樣對各段存儲的數(shù)據(jù)提供了保護(hù)，提高了整個系統(tǒng)的可靠性，應(yīng)用效果是非常理想的。對于數(shù)據(jù)存儲器采用單個大容量的EEROM或FLASH RAM芯片時，硬件電路更為簡單，不需要譯碼器等電路。