AD1672模數(shù)轉換器的工作原理及其應用

ad1672雖然是單電源+5v供電，但同樣可用于交流輸入信號，見圖5。由于耦合電容器與ad1672的輸入阻抗構成一階高通濾波器，-3db轉折頻率f#8722;3db計算公式為f#8722;3db= 1 /(2 ×π × rin × ceq )

其中rin 為不同接法時的輸入阻抗;ceq 為耦合電容器c1與c2的并聯(lián)值。應當注意的是，c1一般使用大的電解電容或鉭電容，有利于在高頻段導通。又并聯(lián)一個小陶瓷電容c2，使其在很寬的頻率范圍內在低頻段仍然保持低阻抗特性。一般c1取10μf，c2取0.1～1.0μf。在直流耦合應用中，推薦使用緩沖放大器驅動AD1672的輸入。一般選用高速、寬頻帶視頻運算放大器。由于緩沖放大器與ad1672的輸入電阻的相互作用，任何源電阻都要對增益誤差和失調誤差有影響。在直流精密測量應用中，調整電路實例請見ad1672的產(chǎn)品說明。對于使用電源電壓大于6.5v的放大器，在ad1672的輸入端推薦使用箝位電路。當出現(xiàn)故障時，它可使輸入電壓箝位到6.5v。

圖5 交流耦合輸入接線圖

　　基準電壓 ad1672的標稱基準輸出電壓相對基準地(refcom)為2.5v?；鶞瘦斎?refin)引腳可以接到基準輸出(refout)引腳，也可接到高精度2.5v外部基準電壓源(例如ad780b，ref192e，ref43b)。ad1672內部含有+2.5v曲率補償帶隙基準，雖然其絕對值和溫漂系數(shù)都經(jīng)過激光修整，但在refout與refcom引腳之間必須接一個1μf以上的補償電容器。該基準源可提供最大負載電流為500μa，對于外接負載電流大于500μa情況下，需要外接緩沖放大器或上拉電阻器。

　　數(shù)字輸出 ad1672在不同的輸入方式下輸出的數(shù)據(jù)形式不同：對于單極性輸入，輸出數(shù)據(jù)是直接的二進制碼;對于雙極性輸入，輸出數(shù)據(jù)是偏移二進制碼。當數(shù)字輸出驅動電源(drvdd)引腳分別接+5v或+3.3v時，可使ad1672cmos數(shù)字輸出驅動器接口分別適合+5v或3.3v邏輯電路。雖然ad1672可以提供足夠大的輸出電流來驅動范圍很寬的邏輯電路，但是大的驅動電流會產(chǎn)生電源引起的毛刺，影響s/(n+d)性能。當ad1762驅動大的容性負載或大的扇出時，在drvdd 與v dd 引腳上都應外接去耦電容。在數(shù)據(jù)終端，需要外部緩沖器或鎖存器，例如sn74hc541，74hc541。

　　超量程

　　當模擬輸入電壓超過輸出范圍(0～+2.5v，0～+5.0v，±2.5v)時，會產(chǎn)生超量程現(xiàn)象。ad1672提供超量程(otr)輸出引腳，指示超量程，利用otr引腳和最高位(msb)的與非邏輯結果可確定欠量程(低電平)和超量程(高電平)狀態(tài)。 增益誤差和失調誤差調整ad1672的增益誤差、失調誤差和線性誤差出廠時已經(jīng)調整到最小，但是有些應用仍需要通過外部調整將增益誤差和失調誤差調整到零。因為這兩種誤差相互影響，所以需要反復調整。利用otr引腳，監(jiān)控它的輸出可分別在負滿度-fs和正滿度+fs兩種情況下將其調整到1/2 lsb范圍內，具體調整電路請見ad1672產(chǎn)品說明。 接地與電源去耦適當?shù)亟拥嘏c去耦是高速、高分辯率數(shù)據(jù)采集系統(tǒng)的基本設計要求。ad1672的特點是將模擬電源、數(shù)字電源和地都分開，使系統(tǒng)模擬地和數(shù)字地電路電流得到最佳管理。通常模擬電源和數(shù)字電源都應分別對地接去耦電容，并應盡量靠近接地端。對于數(shù)字輸出端呈現(xiàn)大的容性負載(通常每引腳為20pf)，在drvdd引腳對數(shù)字地應接一個0.1μf陶瓷電容器。有關ad1672的詳細應用情況，包括模數(shù)轉換接口板的電路設計和印制線路板的布線，請參見ad1672產(chǎn)品說明。