新聞中心

EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > AD1672模數(shù)轉(zhuǎn)換器的工作原理及其應(yīng)用

AD1672模數(shù)轉(zhuǎn)換器的工作原理及其應(yīng)用

作者: 時(shí)間:2011-12-06 來源:網(wǎng)絡(luò) 收藏

一、 概述

本文引用地址:http://m.butianyuan.cn/article/172370.htm

是美國adi公司最近推向市場的一種新型單片式(ADC)。片上含有4個(gè)高性能采樣保持放大器(sha)和4個(gè)閃爍式adc及電壓基準(zhǔn)。它采用4級流水線結(jié)構(gòu),輸出帶有誤差修正邏輯電路,并采用bicmos工藝,從而保證在3msps采樣速度下12位精度,在整個(gè)溫度范圍內(nèi)不失碼。由于ad1672輸入sha具有快速建立特性,所以它既適合從負(fù)滿度到正滿度電壓逐次切換多通道系統(tǒng),又適合輸入頻率高達(dá)奈奎斯特速率的單通道采樣。

ad1672具有寬頻帶輸入、單電源供電、低功耗和低價(jià)格等特點(diǎn),非常適用于通信、圖象處理和醫(yī)療設(shè)備新電路設(shè)計(jì)。 ad1672采用28腳plcc封裝,溫度范圍為-40~+85°c,其引腳排列見圖1,引腳功能說明見表1。

ad1672引腳排列

圖1 ad1672引腳排列

  類型:ai—模擬輸入;di—數(shù)字輸入;p—電源; ao—模擬輸出;do—數(shù)字輸出。

  表1 ad1672引腳功能說明

二、

ad1672采用4級流水線閃爍式(flash),又稱并行式轉(zhuǎn)換結(jié)構(gòu)(見圖2)。

ad1672 結(jié)構(gòu)框圖

圖2 ad1672 結(jié)構(gòu)框圖

  4級閃爍式adc的分辨率分別為4,4,3和4位,其中每兩級之間重疊1位用來誤差修正。用低噪聲sha采集滿度值,單端輸入在167ns內(nèi)具有12位精度。ad1672的工作過程,首先第一級閃爍式adc對輸入信號進(jìn)行4位近似轉(zhuǎn)換,同時(shí)利用第1級數(shù)模(DAC)將這4位數(shù)字量轉(zhuǎn)換成對應(yīng)的精確模擬量。再從第1級sha輸出的模擬量減去第1級dac產(chǎn)生的模擬量得到一個(gè)殘差。然后,第2級sha對這個(gè)殘差進(jìn)行采樣和保持,第2級adc對此進(jìn)行4位近似轉(zhuǎn)換,同樣利用第2個(gè)dac得到第2級殘差。一但第2級sha進(jìn)入保持方式,第1級sha便返回到采樣方式,以采集新的輸入信號。第3級轉(zhuǎn)換與第1級和第2級類似,也由一個(gè)sha,一個(gè)adc和一個(gè)dac構(gòu)成,不同之處分辨率不是4位而是3位。第4級,即最后一級轉(zhuǎn)換僅由1個(gè)4位閃爍式adc構(gòu)成,完成最終殘差的轉(zhuǎn)換。最后在修正邏輯單元,累計(jì)4級閃爍式adc構(gòu)成15位輸出,但由于在累計(jì)過程中采用了適當(dāng)?shù)恼`差修正方法,使最終輸出字為12位。數(shù)字輸出連同超量程指示(otr)都被鎖存到輸出緩沖器以驅(qū)動輸出引腳。

  由于ad1672結(jié)構(gòu)的每一級都有一個(gè)附加的sha,所以允許流水線轉(zhuǎn)換。實(shí)際上這種模數(shù)是由多級輸入,同時(shí)轉(zhuǎn)換,通過串行鏈方式完成四級轉(zhuǎn)換過程。這表明,雖然這種轉(zhuǎn)換器在每個(gè)時(shí)鐘周期都具有捕獲新輸入信號的能力,但要完成全部轉(zhuǎn)換并且在輸出端呈現(xiàn)數(shù)字量,實(shí)際上只用2 1/2個(gè)時(shí)鐘周期。這種“流水線延遲(pipeline delay)”在許多中它并不引人注意,只是在有些情況下才考慮這個(gè)問題。例如,在高速反饋環(huán)路要求使用adc的一些場合,只有提供一個(gè)理想的數(shù)字輸出結(jié)果,才能對其輸入信號進(jìn)行補(bǔ)償(例如,視頻中的失調(diào)校準(zhǔn)或零點(diǎn)恢復(fù))。在這種情況下,在計(jì)算環(huán)路穩(wěn)定性時(shí),必須考慮通過流水線引起的時(shí)鐘延時(shí)。另外,由于轉(zhuǎn)換器同時(shí)在3個(gè)轉(zhuǎn)換器上工作,所以在轉(zhuǎn)換過程的主要交接處(例如,電源或基準(zhǔn)引起的大的尖峰毛刺)會使3個(gè)采樣數(shù)據(jù)變壞。最后應(yīng)當(dāng)說明,ad1672存在一個(gè)最小的時(shí)鐘速率,低于這個(gè)最小值,sha的頂降率會使流水線信號變壞,這個(gè)最小時(shí)鐘速率在25°c 時(shí)為20khz。通常時(shí)鐘速率選取3mhz。

  ad1672的內(nèi)部定時(shí)控制電路利用了時(shí)鐘的上升沿和下降沿。ad1672在時(shí)鐘輸入的上升沿對模擬輸入信號采樣。當(dāng)時(shí)鐘處于低電平期間(處于時(shí)鐘下降沿和上升沿之間),輸入sha處于采樣方式;當(dāng)時(shí)鐘處于高電平期間,則sha處于保持方式。由于這種器件利用時(shí)鐘上升沿和下降沿定時(shí),所以僅在時(shí)鐘上升沿,抖動才很明顯。

  三、

  1.模擬輸入

  ad1672等效模擬輸入電路如圖3所示,其中輸入sha輔助電阻網(wǎng)絡(luò)很容易接成單極性(0~2.5v或0~5.0v)或雙極性(-2.5~+2.5v),見圖4。ad1672標(biāo)稱輸入電阻rin,對于 2.5 v輸入范圍為2kω,對于5.0v輸入范圍為4kω。

等效模擬輸入電路

圖3 等效模擬輸入電路

輸入范圍選擇

圖4 輸入范圍選擇


上一頁 1 2 下一頁

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉