新聞中心

EEPW首頁 > 嵌入式系統(tǒng) > 設計應用 > DS2450轉(zhuǎn)換器的接口設計原理

DS2450轉(zhuǎn)換器的接口設計原理

作者: 時間:2011-03-27 來源:網(wǎng)絡 收藏

在普通方式下其串行通信速率為16.3kbps,而超速工作模式時的速率可達 142kbps,片內(nèi)16位循環(huán)冗余校驗碼生成器可用于檢測通信的正確性。是DALLAS公司生產(chǎn)的單總線四通道逐次逼近式A/D芯片,它的輸入電壓范圍、轉(zhuǎn)換精度位數(shù)和報警門限電壓均可編程;每個通道均可用各自的存儲器來存儲電壓范圍設置、轉(zhuǎn)換結(jié)果和門限電壓等參數(shù)。采用8腳SOIC小體積封裝。它既可用單5V電源供電,也可采用寄生電源方式供電,芯片正常工作時的功耗僅2.5mW,空閑時的功耗為25μW。多個或其它功能的具有MicroLAN的單總線芯片可以并聯(lián),CPU只需一根端口線就能與諸多單總線芯片通信,而且占用微處理器的端口較少,因此可節(jié)省大量的引出腳和邏輯電路。

本文引用地址:http://m.butianyuan.cn/article/172913.htm

  1 DS2450的引腳排列和內(nèi)部結(jié)構(gòu) DS2450 PDF下載

  1.1 引腳功能

  DS2450采用8腳SOIC封裝,其管腳功能描述如下:

  1腳(VDD):工作電源接入端;
  2腳(N.C):懸空引腳;
  3腳(DATA):串行數(shù)據(jù)輸入/輸出端;
  4腳(GND):接地端;
  5腳(AIN-A):A路模擬電壓輸入端;
  6腳(AIN-B):B路模擬電壓輸入端;
  7腳(AIN-C):C路模擬電壓輸入端;
  8腳(AIN-D):D路模擬電壓輸入端。
  1.2 內(nèi)部結(jié)構(gòu)

  DS2450的內(nèi)部結(jié)構(gòu)如圖1所示。其中光刻ROM中的64位序列號是出廠前被光刻好的,它可以被看作是該DS2450的地址序列碼。64位光刻 ROM的排列是:開始8位(20H)為產(chǎn)品類型標號,接著的48位是該DS2450自身的序列號,最后8位是前面56位的循環(huán)冗余校驗碼(CRC=X8+X5+X4+1);光刻ROM的作用是使每一個單總線器件的地址都各不相同,以便在一根總線上掛接多個單總線芯片。

 DS2450的內(nèi)部結(jié)構(gòu) 對于一線端口,在ROM功能建立之前,其它功能是無法實現(xiàn)的??偩€控制器必須首先通過DATA引腳為DS2450提供一個ROM功能控制命令(8位)。它的7個功能控制命令為:

  (1)讀ROM,命令字[33H];

 ?。?)匹配ROM[55H];

 ?。?)搜索ROM[F0H];

  (4)跳過ROM[CCH];

 ?。?)條件搜索ROM[ECH];

 ?。?)超速跳過ROM[3CH];

 ?。?)超速匹配ROM[69H]。

  其中超速跳過ROM或超速匹配ROM命令執(zhí)行后可使串行通信速率高達142kbps。如果多個器件連接在一線上,這些命令可對每個器件的64位ROM 部分進行操作,并挑選出一個特定的器件。然后對選中的DS2450執(zhí)行下一步的A/D轉(zhuǎn)換控制命令以及讀寫存儲器命令,所有命令或數(shù)據(jù)的讀/寫均從最低位開始。

  1.3 存儲器

  DS2450內(nèi)部有24個地址相連的8位存儲器,可將其分成3頁,每頁8字節(jié)。第0頁為A/D轉(zhuǎn)換結(jié)果存儲器,每個通道占2個字節(jié)共16位。當芯片上電復位時,該頁清0;第1頁為A/D轉(zhuǎn)換控制與狀態(tài)存儲器;第2頁為各通道輸入高/低限報警值存儲器。


上一頁 1 2 3 下一頁

評論


相關推薦

技術(shù)專區(qū)

關閉